Reference 2

Japanese Patent Public Disclosure No. 108747/1978 Date of

Public Disclosure: September 21, 1978

Application No. 17515/1978

Application Date: February 17, 1978

Priority: S.N. 769617 (US)

Inventor: Jaime Call et al.

Applicant: Honeywell Information System Inc.

Title: Data Processing System involving Cache Memory Device

We are enclosing a copy of a U.S.P. (No. 4,084,234) which corresponds to Reference 2, please refer to it.

訂正有 b

19日本国特許庁

②特許出屬公開

公開特許公報

昭53—108747

\$Int. Cl.² G 06 F 15 00

②特

美別記号

發日本分類 97(7) H 0 庁内整理番号 6619-56 ❸公開 昭和53年(1978)9月21日

発明の数 3 審査請求 未請求

(全34頁)

努力ツシエ記憶装置を含むデータ処理システム

■ 昭53-17515

②出 順昭53(1978)2月17日

優先権主張 ②1977年2月17日③アメリカ国

(US) @769617

砂発 明 者 ジエイム・コール

アメリカ合衆国アリゾナ州8530 6グレンデール・ウエスト・ウ

オルターン4723

同 ローレンス・ダブリユー・チェ

ルバーグ

アメリカ合衆国アリゾナ州8502 1フエニツクス・ウエスト・カ ミノ・エイスキイア4117

②出 職 人 ハネイウエル・インフォメーシ

ヨン・システムス・インコーポ

レーテツド

アメリカ合衆国マサチューセッ ツ州02154ウオルサム・スミス

・ストリート200

四代 理 人 弁理士 湯浅恭三 外1名

男 編 書

1. (発明の名称)

カツジエ記憶装置を含むデータ処理ジステム

2. (特許請求の範囲)

(1) 複数値のポートを有するシステム・インターフェース装置と、

前記の複数値のボートの各々に接続され、少く とも1個のメモリー・モジュールと複数値の指令 モジュールとからなる複数値のモジュールとを設 け、前記指令モジュールの各々は、

メモリー指令を生成するための指令生成機能を 有し、第1のタイプの各メモリー指令は前記メモ リー指令を作うデータが記憶されるべき前記メモ リー・モジュールにかける場所を表示するアドレ スを含み、

前記1つのメモリー・モジュールは、

和記メモリ・指令化応答して情報ワードのプロックを記憶するためのカフジエ記憶を含と、

情報ワードを記憶し、各々が1プロックを模定 する複数部のワード場所を含む機助記憶経過と、 前記カッシェ記憶装置と前記補助記憶装置に接続されて数両記憶装置の作用を制御するための制 毎日路装置とを含み、

放射等因的装量法、

前記の複数像の指令モジュールから前記メモリ ・指令を受取るための前記1つのポートに接続された人力レジェッと、

前配指令を復号し、かつ前記補助配信機型かよびカッシエ記憶機器にかけるメモリーの操作ティクルを開始するための信号を生成するため前記人力レジスタ機能に機能される指令信号回路と、

前配インタ・フェース・ボートの1つに接続される人力データ・スイッキング装置とを有し、放スイッチング装置は、前配第1のタイプのメモリー指令を伴う前記データを受取るための第1の人力装置と、前記第1のタイプの各指令に応答して1技作サイタルの関鍵出されるワードを受取るため的記憶的配性装置に作用的に接続される第2の人力装置と、前記カッシェ記憶装置と補助記憶装置に組合される出力装置を有し、更に前記データ・

(2)

(1)

スイッチング装置は、前記メモリ・強作サイクル の間前記補助配性装置から武士された前記フェド に前記指令を伴う前記データを組み合わせる事か ら生じる更新データを前記出力展響に与え、

更に、前記制機関略異似に、各々が特定の情報 プロックが前記カッシエ記憶振覚のどこに記憶されているかを挟示するプロックアドレスを記憶す るための、前記カッシエ記憶振覚にかけるプロック数と対応する複数値のワード場所を含む登録感 記憶振覚と、

前記メモリー指令に応答して前記坐無線記憶器 置から続出されるプロック・アドレギと、前記メ モリー指令の前記アドレスとを比較するため前記 登録解記憶装置と前記入力レジスタ装置とに接続 され、其であるアドレス比較を表示する出力比較 信号を発生する比較装置と、

前記比較要置と前記指令を今要電化機能され、 前記第1のタイプの指令化より指定される情報ウェドのプロックが前記カッシエ記憶要電化記憶される時を表示するため前記出力比較信号化応答し

(3)

記カツシエ記憶セクションは、

前記プロックを記憶するためのカッシェ記憶要量と、

各々が特定の情報プロックが前記カッシェ記憶 "装置に記憶される事を表示するプロックアドレス を記憶するための、前記カッシェ記憶装置のプロ ック数と同数の複数値のワード場所を含む登録線 記憶装置と、

前記操作のメモリーサイクルの間前記登録年記 建築活から製出されるプロック・アドレスと前記 信令の前記アドレスを比較する装置と前記登録等 記述装置とに接続され、アドレス・マッチに応答 して出力比較信号を生成する比較回路装置と、

前記比較国際製造と前記指令復号製造に要認され、前記出力比較信号に応答して作用し前記アドレス・マッチを表示するヒット信号を記憶するヒット・レジスタ保留とを有し、

前記局部メモリー・モジニールは、更に、

対応する数の補助配信機能の操作すイクルの関 約記メモリー指令化応答してフェド・プロックを #₩.चS3-108747 (2.

てヒット信号を生成するヒット制御展望とを有し、 前記指令復号回路展式に、前記ヒット信号により条件付けされる時、前記カッツニ記憶展置が前 記更新データを同じアドレスに参込む事を可能に してこれにより執行情報への迅速なアクセスを容 易にするため、前側信号を生成する前記第1のタイプの各メモリー指令に応告して作用する事を等 数とするデータ処理システム。

(2) 複数値の指令モジュール間で1つの局部メモリー・モジュールへのアクセスを共有すっための入出力システムにおいて、

前記各指令モジュールは、

メモリー指令を生成するための指令生成甚至を有し、各書込みメモリー指令は前記指令を伴う多数のデータ・ワードが記載される前記過都メモリー・モジュールにおける1つの場所を表示する1アドレスを有し、

黄記局部メモリー・モジュールは、

情報プロックを記憶してこれに対する迅速なア クセスを行うカッシエ記憶セクションを有し、前

141

記述するための補助記憶セクションと、

前記カッツエ記憶セタッコンと、補助記憶セクッコンと前記各指令モジュールとに提続され、前記補助記憶セクッコンに記憶されたワード・プロックを更新するため補助記憶装置の操作サイクルの設出し過分にかいて、前記補助記憶セクッコンから武出されたワードと前記の数のデータ・ワードを組み合わせるための入力セクッコンと、

戦犯カンジエ記憶セクションと、補助記憶セクションと、前記各指令モジュールとに表現された 出力セクションと、

前記入力セクションと、出分セクションと、カッシェ記はセクションと、補助記はセクションと に接続された制御試路セクションとを有し、放制 側回路セクションは、

前記メモリー指令を受取るため物記入力セクションに要認されたレジスタ報旨と、

教記指令を復号し、前記補助記憶セクションと カプンエ記憶セクションにかいて 操作のメモリー サイクルを興味する元めの信号を 生成する元の前

6)

記入力機量に接続される指令復号回答異値とを有 1...

技術会復号図路装置は、前記セット信号により 条件付けされる時、前記書込み指令に応答して作 用し、前記カッシエ記憶装置と補助記憶装置の両 者が前記更新情報ワードを内部に書込みを可能に するため到時信号を生成する事を特徴とする入出 カッステム。

(3) 各々が1プロックのワード場所を規定する 在故機のワード場所を含む、情報ワード記憶のた めの補助記憶装置と、

各々が1プロックのワード場所を規定する複数 他のワード場所を消する、情報ワード・プロック を記憶するカッツエ記憶装置と、

前記カッツエ記憶要能におけるプロック数と同数であり、特定の情報プロックが前記カッツエ記憶要量のどこれ記憶されるかを表示するプロック・アドレスを各々が記憶する複数値のワード場所を含む全量移記憶要量と、

前記カッシエ記憶装置と補助記憶装置に作用的

(7)

記補助記憶装置に接続された第2の入力装置と、

前記折データ・ワードを前記補助記憶要型から 統出された前記プロックの前記ワードと戦争合わ せる事から生じる前記プロックの更新されたパー ジョンを与えるため前記カッツエ記憶模式と補助 記憶機型に接続された出力要量とを有し、

前記制御養堂は夏代、

前記各書込みメモリー指令に応答して前記金儀 域配域要域から読出されたプロック・アドレスと 前記メモリー指令の前記アドレスを比較し、かつ 其であるアドレス比較に応答して出力に収信号を 生成するため前記金母等記述要置と入力レジスタ 要要に発続された比較保護と、

前記者込み指令により更新されるべく指定されたプロック情報ワードが前記カッシエ記憶報度に記述される時を表示するため前記出力比較信号に応答してヒット信号を記憶するためのヒット・レジスタ報位とを有し、

対記指令使号回路被監は、前記セットほ号によ 3条件付けされる時、前記各者込み指令に応答し

(9)

等語(753~178747 (3) に接続され、放棄記述機器の作用を制造するため の制御機能とを設け、放制が概念は、

審込み指令を伴う多数の前チータ・ワードを内 部に審込むため操作のメモリーサイクルの間前記 ワード場所のどのプロンクが組合されるかを指定 するアドレスを含むよう符号化される各審込み指 令とメモリ・指令を受取るように要視される人力 レジスタ構造と

前記メモリー指令を復号するため的記入力レジスタ機能に連続され、各書込み指令に応答して、 前記書込み指令により指定される前記折ワードを 書込むための操作のメモリーサイクルの間前記述 助記体機能とカンジエ記体機能を選択的に動作可 能にするための制御信号を生成するよう作用する 指令復号回路機能と、

入力データ・セレクタ裏値とを設け、34歳登に、 前記指令を伴う前記新データ・フードを受収る ための第1の入力機能と、

前記録作のメモリーサイクルの試出し紹介だかいて試出されたプロックのワードを受収るため前

(8)

て作用し、前記操作のメモリ・ティクルの間前記 カッツエ記憶装置と補助記憶装置が同じアドレス にかいて前記更新プロックの各込みを可能にする ための割録信号を生成する事を特徴とするメモリ ・・ジステム。

3. (発明の詳細な説明)

本献に関する製造出版は次の辿りである。

- (i) 米国特許出版「バイバス級能を有する人出 カカツシエ・システム」、発明者: J・カル (Calle), L. 南、チエルバーグ (Chelberg)。
- (2) 1976年11月18日出版の米国特許出版第742,814号「メモリー・アクセス・ンステム」、発明者: E.F. ウエラー (Weller) 国立、M.G. ボータ (Porter)。

本発制は、データ処理システム 化関し、特化カッシエ記憶機能を含むデータ処理 システムに関する。

一般に、カッシェ記憶機能は要求されているが 報の触も後に更新されたパージョンを要供する卓 が必要とされる。この事を確実に行うためれば、

従来技術の装置は、特別記憶機器に考込まれる情報の一部が変更される時必要なカッシェ更新接作を製造する中央処理機能に行わせる。通常との事は、制助記憶機器にかいて更新されついるの情報が又カッシェ内に記憶される事を登録器が展示する時を信号するためカッシェの記憶登録標に維助の表示をセットする事により行われる。その後、中央処理策能は、登録域でドレスにより指定される特徴が次にアクセスされる時间い情報がカッシェ記憶衰退内に生じる事のないように、カッシェ記憶衰退から旧い情報を「フラッシュ」する事が必要となる。

前近の構成は、とのような情報が多くのソース 割ち装置により変更される場合に等に時間を消費 するものである事が刊つた。又、このような構成 は前記のタイプの操作を行うために別の国路を必 長とする。

従つて、本発明の主な目的は、カッツエ記憶要型に記憶される情報を更新するための改善された 値域の提供にある。

άD

に応答して作用する制御展置を含んている。望ま しい実施取録によれば、各込み指令により補助配 健養堂に各込まれるよう指定される入力データを 補助配は展産から表出されたデータと組み合わせ、 かつその想果をカッシェと補助の両式は展度に入 力として与える展堂が設けられる。 これにより、 補助配は展堂に各込まれるものと全く同じデータ がカッシェ記憶機能に答込まれる事を保証する。

選ましい実施財保によれば、指令モジュールは、少くとも1つの入出力プロセヤと1つのマルテブレクナ・モジュールを含み、不要では、相助に記憶質はたからである情報のアドレスがこの情報がカッシエ記憶接近にれる事を表示する登録でレンスとマッチナる時を改出するとう作用するカッシエ記憶接近と調査する登録を記憶接近の回路と対応する。明記の組み合わせを行う保護の回路と対応する。明記の組み合わせを行う保護の回路と対応する。明記の組み合わせを行うのようしいデータと補助記憶模型からの旧い出力データを受取るよう入力領を提続させたマルチ入力データ・モレクタ・スイッチに対応する。このセ

43

特別にSS-1,08747(4 本発明の別の目的は、多数のソースから指令キジエールのいずれか!つにより更新ができるカノンエ記憶装置の提供にある。

これ等の目的かよび他の目的に、多数の作金を ジェールかよび!つの局部メモリー・モジュール を含む人出力システムを有する本発質の遅ました。 一実施機能にかいて選成される。局部メモリー・ モジュールは、補助記述展望からがカッシュに理 機能を含んでいる。カッシュ記憶展望に、補助記述を含んでいる。カッシュ記憶展望に、補助記述 機能を含んでいる。カッシュ記憶展望に、補助記述を含んでいる。望ましい実施も研りンス テムは、変に各々が異なるモジュールの(つこだ 続される複数像のボートを含むシステム・インチーフェース展盤を含んでいる。

前記局部メモリー・モジュールは、更に通知記 建業量への容込みを必要とする指令モジュールに より与えられる情報をして、制御領量内に含まれ る機能が情報が前もつてカッシニ記憶模型にき込 まれる事を決定する時、カッシエ記憶模型にき込 まれる事を可能にするよう名書込みメモリー指令

13

レクタ・スイッチは、糖果として組み合わされた データを客込むためカッシェと補助記は級或に与 える出力機を有する。この構成のためデータ経路 の数と組み合わせ回路の量が最少級度になる。

カッシエ記憶装置に割らつて記憶され自動的に カッシエ記憶装置に書込まれた情報にかける変化 を表示する各メモリー書込み指令を情報に伴わせ る事により、時間を受するフランニ操作の必要を なくし、メモリー・システムの複雑さを乗り返便 にするものである。更に、本情成は、指令モジニールにより示される情報に対する必要はアクセネ を容易にする(即ち、「ヒット」事を向上する)。 概 要

第1回から刊るように、本発明の原理を包含するシステムは、少くとも1つの入出力プロセナ村(PO)200-0、システム・インターフエース模量(SIU)100、高速マルテブレクナ(HSMX)300、低速マルテブレクナ(LSMX)400、上位プロセナ700、局部メモリー・モジュール500と主メモリー・モジュール

800に対応する多数のメモリー・モジュールを 有する、これ等モジュールの異なる色々が、異なるタイプのインターフェース600万並603の 色々の複数性の国験を経てンステム・インターフェース模型100の多数のボートの1つに要硬している。 特に、入出力プロセナ200と、上位プロセナ700と、温速マルナブレクサ300は各ポート3、三かよびAに最便し、ほぼマルナブレクサ400とメモリー・モジュール500、5000かよび800は使伏する。

05

述される如き領量の形態をとり得る。望ましい実 地想機にかいては、入出力プロセサ200は、入 出力合金の実行に必要なチャンネル・プログラム を眺め続了し、ツステム・インターフェース領象 … 100から受収る利込み要求を処理し、低速マル ナプレクサ400に接続されるユニット・レコー ド周辺領理を直接制御する。プロセサ200は、 データ・インターフェース600かよび钥込みイ ンターフェース602を経てボートHと登録する。

本発明の目的のためには構造上公知と考えられる近途マルチブレクサ400は、第辺アダプラを 他で低速用辺模型の指標を可能とし、前記アダプ タの各々は模型アダプラ・インターフェース (DAI)の協能に接続している。前記インター フェースとアダプラは、本分明の観受人に理解された米国等許算3.7 4 2.4 5 7 号に記述される。 世の形態を対するものでよい。低速要能には、カード・リーダ、カード・パンチ、かよよびプリンタ か含まれる。第1回から利るように、マルチブレクティ 0 0 はプログラム可能インターフェース

¢7)

特質で53-108747(5)

ペナプレクテ400かよびシステム・インチェフェース機能 100と対応し、以下に記述するなくインチーフェース601の過機に与えられる指令を解釈し実行する事ができる機能である。 乗扱のグループのモジュールは、局部メモリー・モジュールと、インチーフェース303の回機に与えられる2つの異なるチイブの指令を実行する事が可能な主システムの回をリモート・メモリー・モジュールを構成する。

第1回の入出力システムは、各々変化体配に以下に記述するデータ・インターフェースとプログラム可能インターフェースとそれぞれ対応するインターフェース600かよび601を介して通常ボートドと接続する上位プロセサフロのにより生じる入出力会会化応答して入出力サブンステムとして作用する、ボートドととに、第1回のマルケブレクサ又はプロセサ・モジュールのいずれかの接続を可能にするためのインターフェースを含む。不知明の目的のため、プロセサフロに構造上に公知であり、米国特許第3.413.613号に記

85

6日1を経てポートJと娘供する。

高速マルチアレクサ300は、キャンネル・ア
デブタ302万至305の異なるものと 域限する
ディスク機量かよびテーブ機管309万至312
のグルーブ間の転送を創得する。 最大16個にの
キャンネル・コントローラ・アダブタ303万至
306は、更にテャンネル・アダブタ・インター
フェース(CAI)301-1のインターフェー
末を経て異なるボート即ちャヤンネルの万至30 更に接続する。高速マルチアレクサ300は、データ・インターフェース600と、プログラム可
能インターフェース601と、初込みインターフェース602とに対応するボートAに被続する

本発明の目的に対しては各チャンネル・コントローラ・アダプタ 3 0 2 万量 3 0 5 は構造上公知と考えられ、前述の米型等許減 3.7 4 2.4 5 7 号に記述されたコントローラ・アダプタの形態をとり得る。

前述の如く、各モジュールはシステム・インタ - フェース機能 | 0 0 の異なるボートとが残する。

更に、養量100に、各モジュールから受象を 別込み要求の相対的兼立を決定する別込み兼立義 建団器を含み、受収つた世高城立の要求を選択し、 助送の如くスイッテング回路概を経てプロセサ 200に対して要求を送る。

ホ・ト・インタ・フエ・ス

- 89

複数値のSIUからのマルナポート成別子函額(MIFSO~3、P)、SIUからの2億程度回線(DPFS)、シェび状況受入れ回線(AST)からなる。このインターフェース回線については気に詳細に以下の各項で記述する。

ゲータ・インタ・フエース回娘

世号 取 明

ACPR 能動出力ポート要求過値は各能動
モジュールからSIU100 生活在
する一方向性回顧である。セット
されると、この回慮は、指令即ち
データが送られる転送経路をモジュールが要求する事をSIUに信
号する。

DTS00~35, PO~P3 データ技術回線は、各種動 モジュール間に延在する4パイト の市の一方向性経過(4つの10 ビント・パイト)であり、各種動 モジュールからSIU100 へ作令 迎ちデータを転送するために使用

20

特第253-192747(6)

数1回の各をジュールについて更に詳細に記述する前に、前に触れたインターフェース6007 至603の各々について第5c区乃至第54回に 関して以下に説明する。

最初に、第5 a 図にかいて、同図は毛切モノニールとツステム・インチーフエース保護 1 C C C の間に情報の交換を行うインチーフエースの 1 つであるデータ・インチーフエースを 構成すると遊録を示す事が利る。 C の交換作用は、「ダイニニータ」と呼ばれる一選の信号に基いて選択される子の定めた援助に従って合き号回避の出場的状態を制御する事により行われる。

第5 4 組から利るように、インターフェースに、 能動出力ポート要求回線(AOPR)、複数型の方 SIUデータ曲線(DTS00~DTS35、Pů~23)、 複数値の対SIU機向データ曲線(SDTS0~6、 P)、複数値の対SIUマルテポート成別子曲線 (MITS0~3、P)、受入れ能動要求回線(ARA)、 設出しデータ受入れ回線(ARDA)、複数個のSIU からのデータパス回線(DFS00~35、P0~P3)、

20

される.

SDTSD-AP 対SIU接向データ回避は各能の モジュールからSIU 100 広延在 する。これ等の回数は、回報 AOPR がセットされる時後作制質情報を SIU100 化与えるために使用さ れる。独向制御情報は、下記の如 く符号化される アピットとりつの パリティ・ピットからなる。 (a)ピットOの状態ー DTS過剰化与 えられた指令のタイプ(指令がブ ログラム可能インターフエース指 会又はメモリー指令かどうか)。 (ロビット1ー4はどのモジュールが 指令を受収り割込むかを表示する よう符号化される(指令なメモリ - ・モジュール化 こつてのみ解釈 され、プログラム可能インターフ

22

エース指令は入出 カプロセナ 200

を抜く金てのモジュール化より解

択される)。

terビット5の状態は、指令情報の1 スは2カードが要求者の範萄モジ ニールと表示された受収り何のモ ジュールとの顔に伝送されるかど うかを表示する。(17~ドは単 物度伝送を、2ワードは2倍物度 伝送を推定する。)

(c)ピットもの状態は、要求側のモジ ユールと表示された受収タモジュ - ル間の伝送方向を表示する。

(e)ピットPは、SIU100 に含まれ る袋屋により検査される長末側の 拒めモジュールにより生産される バリティ・ビットである。

MITSO-3、P 4つの対SIUマルナポート配別 子園園は影動モジュールからSIU 100迄延在する。これ等の資準 は、延回モジニール内のどのサブ ナインネル又はポートが連絡 AOPR

2

略(4つの10ピット・パイト) てある別のセットのデータ経路器 様である。これ井の日のセットは、 SIU100 により使用され載出し タイプ・データを範囲モジュール の表示された1つに伝達する。

MIFSO-& P 4 つのマルナポート観別子回催ア

> ラス奇数パリティ回曲は、SIU 100から各能曲モジュール出版 在する。とれ毎回線は、蛇歯モジ ユールひどのボ・ト切ちサブチャ ンネルが SIU 100 からの前の仮 出し操作のデ・タを受入れるかを

表示するよう符号化される。 DPFS SIUからの2倍精度協議は、

> SIUから各種曲モジュール塩薬 左する。との回縁の状態は、観出 されたデ・タの!つ又は2つ07 - ドが範囲モジニールにより受入 れられて転送(鉄出し指令)を完

特報で53-108747(7)

のセッティングを集起したかを表

示するよう符号化されている。

ARA 受入れ能動要求過避此 SIU 100

から距離モジュールの各々に低芒

する。との回避は、表示された女

取り何のモジュールがデータ・イ

ンターフエース回避からの侵求さ

れた情報をモジエールに収斂かせ

る能物モジニャルの要求を受入れ

た事を表示するようセットされる。

ARDA 映出しデータを入れ回避はSIU

から各種都モジュール返還在する。

この場種はSIU100 化ニリモッ

トされて、範囲モジュールに対し

てこれが表示されたモジュールか

ら前に要求されたデータを受入れ

るべき事を表示する。

DFS00-35, P0-P3 SIU 507-1046. SIUから各能勧モジュール進築

在する4パイト市の一方向性の経

24

了するかどうかを表示する。

AST 受入れ状況回過は SIU 100 から

各能曲モジニール塩重在する。山

■ ARDAを買いに含まないとの頃

娘の状態は、蛇曲モジュール化対

してDPS回避に与えられる状況

情報を受入れるべき事を信号する。

減5~回れ示されるプログラム 可能インターフ エ・ス601の回線は、絶袖モジュールからび犬 示されたモジュ・ルからの指令情報の転送を行う。 この転送は、「ダイヤロ・グ」と呼ばれる一連の 信号により延載される予め定めた規則に従い各種 の信号回途の状態の曲差回感を制御する事により 行われる。プログラム可能インタ・フェースは、 プログラム可能インターフェース指令受入れ回線 (APC)、複数器のSIUからのブログラム可 # インタ・フエ・スプ・メロ☆(PDFSOú~35. PO~P5)、プログラム可能インターフエース使用 可能協能(PIR)、観出しデータ転送侵求協議 (RDTR)、複数値の対SIUプログラム可能イン

チェフェ・ス・データ回線 (PDTSCO~3.5、PC~P3)。 かよび統出しデータ 受入れ回線 (RDAA) を含んでいる。インチーフェース回線については以下に更に許細に記述される。

贸

プログラム可能インターフエース回答

表 示

49

APC

プログラム可能インターフェース 有令受入れ回標は、SIU100 か ら各受取りモジュール塩誕在する。 セットされると、この回線はモジュールに対して指令情報がSIU によりインターフェースのPDFS 回線に与えられた事、モジュール により受入れられるべき事を信号 する。

PDFS00~35. PO~P3 S I U からのブログラム 可能インターフェース・データ国 組は、SIU100 から号モジュー ル広延在する4 パイト中の一方向 性の経路(4つの10ビット・バ

21

用される。

RDTR

データ伝送要求設出し切録は、プログラム可能インターフエースに 接続された各モジュールからSIU 100定定在する。セットされる と、この切録は、前に要求された 設出しデータが1モジュールへの 転送に使用でき、このモジュール により必要PDTSに与えられた事 を表示する。

RDAA

受入れられたデータ成出し自様は SIU100 から各セジュールに返 在する。セントされると、この回 様は、モジュールに対して回標 PDTSに与えられたデータが受入 れられた事、かよびこのモジュー ルがこれ等の回避から情報を検去 てきる事を表示する。

別のインターフェースは、入出力プロセサ 200 Kより別込み処理を行う終 5 c 型の別込みインタ 特別で53-1:08747(6) イト)である。これ等三個に、ノ ステム・インターフェースから表

示される受象タモジュール立プロ グラム可能インメーフニース性組

を与える。

PIR

プログラム可能インターフェース 使用可能回線は色モジュールから SIUを駆在する。セットされる 時、この回線は、このモジュール が回線 PDFS に与えられるべき指 令を受入れる用意がある事を表示 する。

PDTS00~35、PO~P3 対 S I U ブログラム可能 インターフェース・データ 副標底、 各モジュールから S I U I O C 金組 在する 4 パイト巾の一方向性の経 略 (4 つの 1 0 ピット・パイト) である。これ等国機に、プログラ ム可能インターフェース情報を S I U に対して転送するために生

28

- フェース 6 0 2 である。即ち、 とのインチ・フェースは、処理のため S I U 1 0 0 に こる入出 カブロ セサ 2 0 0 に対する 耐込み 情報の 転送と同様に S I U 1 0 0 に対する 能効モジュールによる 削込み 情報の 転送を可能にする。他の インタ・フェース と同様に、 割込み 要求の 転送は、 「ダイヤロ・グ」と呼ばれる 一選の 信号により 値 成された 子の 定めた 規則に 従つて 各種の 信号 回線 の 高温 状態を 制御する 季により 行われる

このインターフェースは、調込み要求回顧(IR)、 複数値の調込みデータ過剰(IDAOO〜11、PO〜 P I)、およびボートA乃差しに最終されたモジュールに対する複数値のマルナボート契別子前込み回慮(IMIDOO〜03)を有する。ボートGかよびHに機能されるモジュールに対しては、調込みインターフェースは更にレベル場存在回線(LZP)に対して、更に上位の調込み存在回線(RLIP)、 第込みデータ要求回線(IDR)、解放回線(RLS)、 および複数値の能量の込みレベル回線(AILO〜 2)を含んている。第5 c 回から倒るように、初

80

込みインターフエースポートG かよび Hは調込み
マルテポートは別子国連は含まない。製込みイン
メ・フェース回避については以下に更に詳細に記
走する。

述する。		(1)ピット1~3は自己分差末の変先
割込みイン	/ チーフエース (4) (4)	概立即ちレベルを今をSIU100
E 4	_ 銰	だ対して表示するよう符号化され
I R	割込み長末回復は名モジニールが	å.
	らSIU100 佐葉在する。セット	(c)ピフトPOはピットロー3に対す
	されると、この直蓋はSIUR対	るパリテイ・ピットである。
	してサービスを必要とする事を表 、	(4)ピント4~8は、羽込みを処理す
	示する。	るための選正な手痕を飛合するた
IDA. 0~	3、P0 朝込みデータ回線は範囲モジ	めの入出力プロセサ200Kより
IDA4~1	1、 ユールからSIU100 左重在する。	生収される事を要求されたアドレ
PΙ	これ等回線は、劉込み要求がプロ	スの一部(即ち、前込み前者プロ
	セテにより受入れられた時入出力	ック音号 I CBN)を与えるよう符
	プロセサル伝送されるべく要求を	号化される。
	れる勧御情報を含むよう符号化さ	(4)ピットP1はピット4~11に対
	れる。これ等ピットは下記の如く	するパリティ・ピットである。
	符号化される。即ち、	IMID00~05 マルテポート産別子の込み回
	(a)ピット D 心状意は 2 つのプロセサ	源は各能的モジェールから SIU
	SD .	co
	0.0 塩塩在する。これ等回線は、	在する。セットされると、この頃
	範囲モジュールのどのサブチマン	単は例込みデータがSIU100 化
	ネルが創込みサービスを要求した	より 出慮DFS上のブ ロモナに対
	かを意別するよう符号化される。	して送られるべき事を表示する。
L Z P	レベル学存在過過は SIU 100 が	R L S 解放過避は入出力プロセサ200
	6人出力プロセサ200塩単在ナ	からSIU100 塩気在する。この
	る。セットされる母、との歯瘡は	温症は、セットされる時、プロセ
	SIU100 KL97047200	サ200が飛行手機の実行を光了
	だ指向される最高単位(レベル D	した事を表示する。
	前込み)要求がある事を表示する。	AILO~2 蛇曲朝込みレベル 過程は S I U か
HLIP	より上位のレベル割込み存在過程	6人出力プロセサ 200迄れ在ナ
	はSIUから入出力プロセナ塩属	る。これ等値機は、プロセテ 200
	在する。セットされる時、との国	により実行されつ 1 ある手乗の制
	棚は、プロセナ200代より実行	込みレベル参与を表示するよう符
	されつゝある手痕即ちブロセスと	号化される。
	りも高いレベル即ち安先原位を有	第1回のモジニールのあるものにより使用され
	ナる朝込み侵求がある事を表示ナ	る最後の別込み過速のセットは親 5 cmの角部ノ
	å.	モリー・インターフェース歯磨に対応する。時間
IDR	割込みデータ 使求国権は入出力プ	メモリー・インターフエース603位、局部メモ

-281-

ロセサ200からSIU100 広塩

8

リー500とシステムの各ペジュール間に領域の

04

特爾亚53-108747 (g)

の内心どちら(即ち、ブロモザ番号)が明込み要求を処理すべきか をSIU100 に対して指定する。

交換を行う。との交換は、「ダイヤロ・ダ」と呼 だれる一連の信号により始起される子の足められ た規則に従つて各種の信号インターフェース回避 の鴻理的状態を制御する事により行われる。局部 メモリー・インタ・フェースは、複数値の対メモ リー・データ回避 (DTM00~35, P0~P3). 複数 個の対メモリー要求識別子画線(RITMO~7、PO ーPI)、複数値の対メモリー指定回線(SLTMO~ 3、P)、PI拥令受入北國線(APC)、ZAC 指令受入れ回線(AZC)、 PIインターフェース 使用可能回線(PIR)、 ZACインターフェース 使用可能回避(ZIR)、データを送着京成出し巡 峰 (RDTR)、複数値のメモリーからのデータ回道 (DFM00~35、P0~P3)、 複数値のメモリーか 5の要求減別子回避(RIFMO~7、PO~P1)、対 メモリー2倍精度卓線(DPFM)、QUAD回線、受 入れデータ統出し回避 (RDAA)、かよびシュテム ・クロック回線(SYS-CLK)を含んている。

メモリーかよびプログラム可能インタ・フェー 本指令は、インタ・フェースの同じ知識的データ

8

構成する。これ等の回復は、指令 を開始したモジュールを設別する 場番メモリーに対して情報を伝え るよう符号化され、適正なモジュールに対して要求されたデータを 度すために使用される。

SLTMO-3.P との対メモリー指定機能は SIU 100から病態メモリー500広 態在し、対メモリー便出し/多込 み組織、対メモリー2倍特度機能、 かよびパリティ機能を含む。これ 等の機能に与えられる情報信号は 下記の如くてある。如ち、

> (a) ピット (1 ~)は、付属モジュール 内のどのボート即ちサブテヤンネルがモジュールに送られたメモリ ・指令を受取り又は病込むかを指示するよう符号化されたボート書 号出択ビットである。

(ロピット2は、新らしい指令がSIU

37)

US - 150 747 (10

回線から転送される。インターフェースは、約込みを求を必要するための「組の回線を含ます。だって SIU 100 により用部メモリーに最快されるモジネールはメモリー 納込みを直接が起しべているがポメモリー・インターフェース回線については以下に更に評価に記述する。

鳥部メモリー・インターフェース回避

29

政 明

DTM00~35. PO~P3 データ性的過程は、SIU 100から用部メモリー500 注 注在する4パイトのの一方向性の 経路(36個の情報過程かよび4つの奇数パリティ 回報)を報立する。これ等回程はメモリーの5アログラム可能なインターフェース 指令を用部メモリー500 に伝送するため使用される。

RITMO-3 PO 対メモリー・リクエスタ配別子だ、 RITM4-7, P1 SIU1CO からの部メモリー500 塩重在する2グループの4回電モ

> 100によりメモリーに送られる 時、局部メモリー500化対して SIUにより前送される症動モジ ユールから受象る機能制無性点化 含まれる対メモリー統出し/書込 ケビットである。 このビットの状 童はデータを送の方向を表示する。 (c)ピットろは、転送されるべきデー メ重を指示するよう符号化された 対メモリ・2倍程度ピットである。 又、これは、斬らしい指令がメモ リー・モジュールに送られる母 SIU100 により助都メモリー・ モジュール500代前送される症 曲モジニールによ り与えられる値 向側側仮提んも含せれる。

A 2 C Z A C指令受入れ回避は S I U 100 から助配メモリー・モジェール 5 0 0 佐延在する。 セットされると、この組織は励 部メモリー・モ

CE

ジェ・ル500K信号してSIU 100Kより他の協議に与えられる2AC指令かよび領債情報を受入れる。このインターフェース通 謎のセッティングは、PI指令インターフェース受入れ回域を用いて相互に持位的である。

APC プログラム可能インターフエース

に調達して記述した如く、プログラム可能インターフェース指令受入れ回機はSIU100 から時部メモリー・モジュール500に低在する。セットされると、この過程は、過程DTMに与えられた指令情報が制能メモリー・モジュール500により受入れられるべき多

を表示する。

PIR/ZIR プログラム可能インタ・フェース

使用可能過避/2人Cインターフ エース使用可能過機は、局部メモ

09

4 パイト巾の一方向性パスである。 とれ等の回慮は、SIU100 を介 して記めモジエールド或出し要求 タイプデータを要すのに使用され る。

RIFMO~3 PO メモリーからのリクエスタ線別子
RIFM4~7、P1 の2つのグループは時間メモリーから SIU 100 塩塩をする。とれ
等の回線は、仮出しデータをモジュールで指向するために行う化されている。

DPFMとQUAD メモリーからの2情報度過過かる
び QUAD回顧は尚報メモリーモジニール500からSIU100 佐葉在する。これ等過剰は、表出しデータ転送を求時期間局にかいて
SIU100 を介して要求機のモジニールに転送されるべきワード番

W D

号を表示するように符号化される。

特別は3Jー、1274/(2) リー・モジュール500からSIU 100症医在する。セットされる と、各類値は、SIU100 に対し で、時間メモリー・モジュール 500はプログラム可能インター フェース(PI)/メモリー(ZAC) 指令を受入れる事ができる事を信 ラする。

RDTR データ転送表求成出し回慮は、所 部メモリー・モジュール500か らSIU100 起題在する、この必 様は、セフトされると、2人Cス はPI指令により前に要求された 成出しタイプデータがデータを要 末するモジュールに送られるべき 必要な餌器情報に沿つて使用可能 である事を表示する。

DPMOD~55. PO~P3 メモリーからのデータ回標 は、用葉ノモリー・モジュール 500からSIU100 佐延在する

> とれ事の最優は下記の如く符号化 される。即ち、

QUAD DPFM

D 17- F. 平成

D 1 2ワード、2倍特度

1 X 47-ド (何でもよい)

表出しデータノ状況を割子を確定 時間メモリー・モジュール500 からSIU定案在する。この回信 の状態は、SIU100 に対して、 回信DFMに与えられる情報が反 出しデータ又は回信RDTRがセットされる時の状況情報であるかど うかを信号する。セットされると、 この過程は17-ド文は27-ド (QUAD=0)の状況情報が延迟されついるる事を表示する。2 単数 帯にセットされると、この回信は 47-ド佐のデータが延迟されつ

(2)

DSD

特数4253-10274772

されて共通のシステム・クロック・ソースから各ノモリー・モジュ

- ルの各種作を同期する、

第5 a 國乃至第5 d 図は、第1 図のシステムの 異なるモジュールをSIU10U に接続する過速を 示すが、他の回機が又例えばエラー条件からび接 作条件等の他の条件を接号するため含まれている 事が利るであろう。第1 図のモジュールにより使 用される異なるテイブのインテーフェースについ て配送したが、本種頃の選挙に関するモジュール の各々については以下に更に評細に記述する。

入出力プロセナ対200・0の評価

第2間において、対P0の各プロセナ200に、合令を実行するための制御配理機能201-10 代記域されたマイクロ合介に応答して制御信号を生成するよう作用するマイクロプログラムされた制御セクション201と、所述メモリー・モジュール500から収出された合介を記載するための合介パファ・セクション202と、記域セクション203と、制御配理機能201-10に記述

44

プログラム可能ターミナルに関して記述した如く、受入れデータ依 出し回避は SIU 100 から助部メ モリー・モジニール塩を在する。 セットされると、この回避は、メ モリー・モジニールに対して、局 部メモリー・モジニールによりイ

より指示される。

RDAA

ンターフェース語彙に与えられた データが受入れられた事、かよび

つある事を信号し、この参与に迅

通QUADシェび DPFMの符号化化

南部メモリー・モジュールがこれ 等回避からのデータを飲去するこ

とを信号する。

SYS-CLK システム・タロッタ歯硬は、SIU 100からシステムの名をジュー

> ~塩菓在する値程である。 この値 種は、入出力プロセナ 2 0 0 円内

煮されるクロック・ソースに 亜疣

113

されたマイクロプログラムの製装下で依頼機関 作を行う処理セクション204とを含む。このプロセナ対の機威のためシステムの情報度が保証されるが、これについては前提の米国等許出版化かいて評論に記述されている。

制砂記憶セクション201

各セタションについて気に評価に考察すれば、 前側には無数201-10は例えば成出し専用メ モリ(ROM)を用いる固定セタションからなつ ている。配は無数201-10は、セレクタ・ス イッチ201-14に与えられる8つのアドレス ・ソースのいずれか1つからの信号を介してアドレス指定可能である。アドレス指定でもあれた場所の 内容は、出力レジスタ201-15に成込まれ、 ブロッタ201-16内に含まれるデコーダ回路 により復号される。

更化、銀示の如く、レジスタ201-15の内容のマイクロ信令の各フイールドの1つからの任今は、制体記述要差201-10円対して8つの人力ソースのどれがアドレスを与えるかを選択す

るためのメイツナ201-14代対する入力として与えられる。レジスタ201-15代表出されたマイクロ会会は、制御記憶装置201-10を連絡なマイクロブログラム・ルーナン代対して分談させるアドレス常数を含んでいる。

第2回から刊るように、8つの制御記憶接受のアドレスソースには次のものが含まれる。即ち、システム・インターフェース接近100とブロセナ200に含まれる時間略により与えられるほうから得る別込み/例外信号、加算回路201-24を栓でレジスタ201-22に記憶される次では、ドレス何級を受収る次のでは、システリンスタの「1-4を介しレススタのでは、メモリー201-2からアドレスを受収る実行アドレス・レジスタの後、これもアドレスを受収るファンスタでは、からアドレスを受収るファンスタでは、からでは、からで変収を受収を変数のである。

1つのオペランド入力としてスインテ201・ 14尺より選択されるソースの1つからのアドレ ス信号を受収り、他のオペランド入力としてプロ ツク201・26のスキップ前妻国路からの信号 デ要収る加基面は201-24Kより通過なたの アドレスが生成される。このスキップ制養遺跡は 制成記録レジスタ201- 15に記憶された定数 ほ号により条件付けされ、前記レジスタ201-15は更に加益國路201-24代対するオペラ ンド入力の1つとして通過な道を与える。加算回 雌201~24Kより生放される差景のアドレス は、スイッチ201~14Kより与えられるアド レスとブロック201-26のスキップ制制連絡 により与えられる意故信号の和を展示する。要的 ナれば、スインテ201~14の各位症は無機能 建築業201~10から観出されたマイタョ合令 化応答して選択されて、プログラム合令のOPコ ドボより指定される操作の実行に必要とされる 劉舜紀は義建20~~10代紀録されるマイクロ プログラムに対する通過なアドレスを与える。合

41)

み(LZPかよびHLIP)の存在を表示する様 号頭細は、次のプログラム会会を集行するための マイクロ会会シーケンスを無合する代りにマイク ロ合介の割込みツーケンスの道式を総合させる。 「例外」を表示する背号器線は、スイッチ 201 - 14と養達する製練製器(日示せず)に与えら れ、例外/網込み位置の選択を開発する。この他 作はマイクロ会会の例外シーケンスを総合するた めのアドレスを与える。実行のメイプに使つて、 当使するプログラム会会の実行が思止されればな らないが不可能である(例、解答、遺伝会会)た めこの例外は即時処理し得る。例外は条件が即時 のアナンツヨン(例、メイム・アクト、桁おふれ 年)を必要としないプログラム合令の実行の完了 と同時に必避される。前述の如く、例外の発生は、 スイッチ201・14の偶外ノ製込み位置を選択 させ、プロセス制御レジスタ204~22Kおけ る盗当なピット位置のセッティングを意思する。 第1歯にPDAとして示されるタイミング信号 は、プロセナ200の他のセクツヨンの操作のた

令の 0 P コードは国示のなく経路 2 0 1 - 6 を経 てパスファインダ・メモリー 2 0 1 - 2 に与えら れる。スイッチ 2 0 1 - 1 4 の戻りアドレス・レ ジスタは 1 分岐操作の環長としてプログラムの域 序付けの間域表され、定数レジスタ位域はレジス タ 2 0 1 - 1 5 K記憶されたマイクロ合合の足数 フィールドにより最低される初級記憶展置 2 0 1 - 1 0 K おける子の皮められた場所への分成で作

を行うように選択される。

等第四S3-108747(以

対込みはプログラム会会の実行完了時に必要される。第2回から刊るように、高レベル的込み存在(HLIP) およびレベル等初込み(LZP)回顧は信号をスイフテ201-14に与える。HLIP 過避に与えられた信号はプロセス制御レジェタ204-22からの割込み禁止信号と「AND」され、その結果はLZP 過避に与えられた信号とORされる。高レベル割込み存在信号が検止されず、如ちLZP 過避に信号が与えられる時、スインテ201-14に接続された新回路(図示セプ)からの信号は実行ノ消込み位置を起択する。初込

48

めのメイミング信号と共に制備セクション201 に対する連曲なメモリーの操作サイクルを確保けるため必要とされ、第1回のシステムの他のモロンク201-30内に含まれのシュールの他のモロンクの動物により提供される。本発明の目的により提供される。本発明の目的によりをはなり、クロンクの関係は第2は1977でなる。このメストルメンストルメンンとにより刊行なるでに、この大変では、大型のでは、クロンクは対象をとる事ができる。近にカウは対象をとる事ができる。近にカウスのは対象をとる事ができる。近にカウスのは対象をよる発展がよる発展がよった。

前記の多から、殆んどのマイクロブログラム化された制品装置における加く、制御記憶装置 201-10は各プロセヤの操作サイクルに対して必要な制御を行う。即ち、1操作サイクルとの間に制御記憶装置 201-10から使出された各マイクロ命令フェドは多数の別値の制御フィールドに分

割され、物配フィールドは、異なるスクラッティット・メモリーのサドレス指定からびまべランドの選択のための第2回の各セレクタ・スイッチに対する必要な入力信号と、分数のための各チェト条件を指定する信号と、セクション204の加減分を生まするのに必要な訓練情報を与える。訓練セクション201の後作に製造したの事にのいては、本願発明の職員人に避ばされたG、ド・パメーソン等の米国等許減インタラム訓練システム」を診察された。マクラム訓練システム」を診察されたい。今のインファ・セクション202

このセクションは局部メモリー・モジュール500から収出され レジュタ 204-18のデータを介して与えられる合介の4ワード塩を配理するための複数値のレジスタ 202-2を含んでいる。レジスタ 202-2のダループは、2つの出力即与製行合介提出し出力(CIR)と次の合介

60

たる8位置のデータ・セレクタ・スイッチ 203 - 14を介してアドレス措定される。アドレス入力 203-12の3つの最上位ピット位置は8組のレジスタ(即ちレベル)の1つを選択し、乗り、の4ピットは前記16個のレジスタの1つを選択する。SIU100 により活動調込みレベル(AIL)回顧に与えられた適号は、3つの最上位ピットをスクラックパッド・アドレス入力 203-12に与える。要りのは号はIRSを介して与えられた合介から調明記憶レジスタ 201-15即ちァイールドにより与えられる。

書込みアドレス・レジスタ203-22はスイッナ202-4を経てロードされ、レジスタ201-15に含まれるマイタの会介の各フイールドの1つにより表示される面を表行プログラム会合のピットタ~12又はピット14~17のいずれかに対応する場合を記憶する。使つて、書込みアドレスレジスタは、スタラッチパッド・メモリー203-10の汎利レジスタの1つに耐発をロード即ち戻すためのアドレスには減を提供する。安

特別で53~138747(利 試出し出力(NIR)を与えるよう製成された2 位置命令レジスタ・スイッチ202~4 化最硬されている。サワード文は全ワードで高く命令フードの選択は、プロック204~12の作業レジス メの最初のものに通常配信される執行命令カラン タ(IC)のビット位置の状態に位つて行われる。 本義明の目的のためには、この構成は関連上公理 のものと考えられる。

記憶セクション203

第2個から利るように、このセクションは、色々8つの優先レベルの1つを調道でられた8つの 異なるプロセスと調道する8組即ち8グループの レジスタを有するスクラッチパッド・メモリーか ちなる。最上位の優先レベルはレベル目であり、 最下位の優先レベルはレベル1である。各グループ即ちレベルは前述の四くに使用される16倍の レジスタを含んでいる。

スクラッテパッド・メモリー203-10は、 8つのソースのいずれかからアドレス人力203 -12私対して7ビットのアドレスを選択的に与

62

込み操作は、クロックされる書込みフリップフロップ(国示せず)の2進数1への切換えに応答するか、レジスタ201-15にロードされるマイクロ会合の1フィールドに応答して生じるがシッツクを与の生成と同時に生じる。 お込みフリップ フロップにより生産される時、この書込みフリップフロップにより生産される時、この書込みフリップフロップが2進数等に関けることの動作は、次の合うの処理の明確時に生ずるプログラム会合に関する書込み操作の発生を許容する。

書込みアドレス・レジェチ203-22の内容は、レジュチ203-22が0、1又は15のアドレスを記憶する反に信号を出力回線上に生じるよう作用するセレクチ・スイッチ203-14を介してデコーが協格制203-28に与えられる。この信号は、等込みフリンプフロップが2点数1の状態れるる時、ゲート回路(図示せず)により書込みクロック・バルスの生成を領止する。更にデコーが回路側203-28はプロセス状態レジ

.

エチ204-20からモード官号を受収る。プロセフ200がマスチー操作モード又はエレープ操作モードにあるかどうかを表示する信号の状態は出力信号と「AND」され、プロセス制数レジスチ204-22に対する入力として与えられる制の出力回線上で例外信号を生じるために使用され、スイッチ201-14の例外的込み位載の過去を活起する。附近の如く、この作用はスクラッチパッド・メモリー203-10のプロセス状態レジ

スタ場所(GRO)の内容の変更を過止する。

アドレス指定されたレジスタ場所の内容は第1の2位量データ・セレクタ・スインチ203-18を介してスクラッチ・パンフア・レジスタ203-16に配出される。次にこのパンフア・レジスタ203-16の内容は別の2位量データ・セレクタ・スイッチ203-20を介して処理セクション204に過去的に与えられる。データ・セレクタ・スイッチ203-14、203-18、および203-20の各々の各位置は、レジスタ201-15に就出されたマイク=会合に含まれ

63

は無合のため必要なプロセス状態レジスタの内容 に対するアクセスの制度のため、このレジスタの 内容を表示する信号は処理セクション204のレ ジスタの1つ(割ち、レジスタ204-20)に 記述される。このように、プロセス状態レジスタ の内容を記憶するための気用レジスタの配理場所 は、対込みの発生と同時にセクション204のプロセス状態レジスタの発在値を記憶するよう作用 する。

各ダループのレジスタは更に関連する。アミセスの発行合令のアドレスを記憶するための合令カウンタ(気用レジスタ1)を含んでいる。更に、各ダループのレジスタは、ページテーブル基底レジスタ(気用レジスタ15)と、オペランドかよびアドレス情報のための一等的記憶を与えるための多数の気用レジスタ(気用レジスタ2~14)を含んでいる。このスタランチパンド・メモリー203-10は文、局部メモリー・モジエール500に記憶される例外制値ブロックかよび別込み制値プロック・ナーブルのペースを指示する絶

特與昭53-108747.5

る異なるフィールドにより選択可能である。スクラッチパッド・メモリー203-10に、プロック204-12の4つの作業レジスタのいずたかに選択的に要択された「対の出力パスの(つから与えられるデータ信号を受収る。

50

対アドレスを記憶する制御プロック・ペース (CBB)レジスタ場所を含んでいる。 夫して火 更されない最上位優先級位レジスタの組(レベル 0)の第1のレジスタGROは、制御プロック・ペースの情報を記憶する。 耐込み制御プロック (ICB)ナーブルは、制込みのタイプを処理するための情報を記憶する256グループの記述場所を含んでいる。 例外側値プロック(ECB)ナーブルは、例外のタイプを処理するための情報を記憶する16ダループの記述場所を含んでいる。

例外は、16の例外処理ルーチンの1つにプロセヤ200を自動的に入れるプロセサ被出条件である。この例外条件は、プロセサがマスター・モードに入る時プログラム会会のピット10~13に対応する4ピットの例外哲号により緩削される。他の全ての場合には、例外哲号は場である。例外哲号(ECBe)は、例外処理ルーチンを指示する4ワード例外領域プロック(ECB)の1つのは別に使用される。ECBのパイト・アドレスは、例例プロック・ペース(CBB)・16(ECBe

+1)に称しい。名名CBは、プロセナ200が 例外や一キンに入る前に取行プロセスに関する情 縁を記憶するためのスタック域として作用する役 管域ポインタに加え、PSR、ICかよびPTBR レジスタをロードする値を含んている。

割込み制器プロック(ICB)のアドレスは、 割骨プロック・ペース(CBB)+16(ICBe) に等しい。このICBeは前述の割込みワードから 得られる。同様に、ICBは4ワード・プロック であり、PSR、IC、GR14かよび PTBRレ ジェタに対する値を含んている。

処理セクション204

とのセクションは、プログラム合介の処理に必要な信仰は建設作の全てを行う。故セクション
204は、1対の36ピットのオペランドに対して誤解、シフトかよび建理的操作を行う事が可能
な加算/シフト製成204-1を含む。本機成
204-1の加算機能部分又はシフト機能部分の
いずれかにより生じた健果はマイクロ合介に応答して連択され、その後プロック204-12の作

68

およびスクラッチパッド・パッファ入力スイッチ 203-18)からロードできる。このレジスタ がロードされると、レジスタをロードするため必 要な各込み信号はレジスタ201-15に釈出されるマイクロ合合に含まれるフィールドにより確立される。

.. 概2回から何るように、前記レジェタは1対の 出力パス育RPと育RRに接続される。パス育RP はアドレス入力204-5と、メインチ203-18と、メタランチパンド・メモリー203-10 に接続する。パス育RRはAポペランド・メイン ナ203-20と、Bポペランド・メイッチ204--1と、レジェタ204-20と、レジェタ204-22に接続する。パス育RRかよび育RPに対 して接続するため退択されたマジェタは、レジス メ201-15に載出されたマイクロ命令内に含 まれる1対のフィーをドにより示される。

据 2 国から刊るように、処理セクション 2 0 4 はプロセス制帥レジスタ 2 0 4 - 2 0 とプロセス 制命レジスタ 2 0 4 - 2 2 を含んている。利送の 等級253-108747(15)

要レッスをのいずれか1つかよびデーを出力レジスを204-14に対して1対の出力回線上の4位電データ・セレクを・スイッチ234-8を介して過去的に転送される。デーを出力レジスを204-14はプロセサ・データ・インターフェース600の組織に振張する。

本発明の目的だ対しては、四点ノンフト値並 204・1は構造上公知のものと考える事ができる。又、同業量204・1は、J・P・スタンフォ・ド(Stafford)の米国等件第3.811039 号に構示された如き国語又は本明細書に引用された他の米国等計出版に請示された回話のいずれかを含んでもよい。

プロック204-12は、合介カウンチのため および合介の実行中アドレスのための一時的記述 を提供する4つの作業レジスチR0万重R3を含 んでいる。とのレジスチは、スイッチ204-8 に機能されたソースの内のいずれか1つ(型ち、 加算/ンフト展載204-1、アドレス・スイッ チ204-6、PSR/PCRスイッチ204-24、

60

如くプロセス状態レジスタ204-20は出力パス WRRを介してスクランテパンド・メモリー203-10からロードされる。 プロセス制御レジスタ204-22は8つの全ての割込みレベル
に共通の36ビント・レジスタである。

プロセス制御レジスタ204~22のビット位 値は下記の情報を含んでいる。 ビット位置0~8 は下記を含む異なるタイプのマスタ・・モ・ドで ない例外を表示する。即ち、

PCRピット位置		1	1	#		,		1		-
0	未完	7 e	单作	. 🖻	#	A R	A	Z	ri A	RDA
	上の	s I	וט	00	D .	5 0	E	₹	re L	•
1	ベ・	ý	٠ 7	۲ ۲	٦ ا	1 2	#	杕	a (+ -
	快登)								
2	ベ-	ij	٠ 7	2 t	*	¥ 1	•			
3	ベ・	<i>ij</i> 1	1	€ ÿ	-	中 11	. A	Æ	€:	r
4	建压		18							
5	70	ŧ	.	9 1	-	- r	: 1	· >	7	7
6	術も	خ	n							
7	8 7	,	7 >	7	2 18					

8 アドレス位置合せ不良

「幸害」なる用語な必らずしもハードウェアの 故意発生を意味するものでなくエラー条件等も含 むものである。

ピット位置ター15はパリティ・エラーの場所 を破別し、ピット江重23~26は PNIDかよび A I し回車から受収つたプロセナ哲号とレベルを 強別する。ピット位置27は耐込み禁止ピット位 はであり、ピット位置28~35は2進数1代セ ツトされる時ピット位置に対応するレベル(例、 ピット28=レベル0)にかける钢込みを模示す る劉込み要求ビットを記憶する。ビット位置21 ~35は出力パスWRRを介してプロック204 - 12のレジスタ列からのブログラム合会化より ロード可能である。 レジスタ 2 0 4 - 2 0 と 204 - 22の岳々の内容は、2位電データ・セレクタ ・スイッチ204-24を介して4位電データ。 セレクタ・スイッチ204-8の位置の他の1つ に対して入力として通択的に与えられる。 レジス メ204-20は又、2位金嶺向セレクメ・スイ

あるか、又既出し後作サイクルか書込み後作サイクルであるかどうか表示するよう符号化されたマイクロ会合のフィールドの1つのビットに対応する。「メモリー・サイクルの網路即ち1指令の調金にプロセサ200のデータ・インターフェース600の通過な値域に対して信号を与える接向レジェタ204-16にロードされる。前に返ったように、別の接向情報を含む指令はPI指令の通合にかけるアドレス・エイッチ204-6の位置2により与えられる。

63

又は2個から何るように、処理セクション204 は、〒RPパスに接続されたレジスタの1つからアドレス信号を受収るアドレス入力204-5を介してアドレス信意可能なスクラッチパッド・メモリー204-4を含んでいる。スクラッチパッド・メモリー204-4は、局部メモリー・モジスの生態に使用される8つの調込みレベルの各ャに対してページ・テーブル・アドレス記憶を接

6

特第道33-108747 (...) ツナ204~10c4位置アドレスセンク4・ス イッチ204~6の?1位減に接続する。

接向スイッチ204-10は、延正モジュール に対して指令を転送するため使用されるSIU(2) に接向情報を与える。レジスタ221-15には 出されたマイクロ合合に含まれるフィールドの1 つはメモリー指令又はPII 指令のいずれかにだけ して適当な位置を選択する。メモリー指令のたか の接向情報は、マイクロ合合に含まれるフィール ドから、スタラッチパッド・メモリー204-1 からのページを付したアドレス情報又はパス TEP からの他対アドレス情報を吊いて生成される。

Rノ等指令に対しては、独向情報は下記のは、 生成される。即ち、ピットのはRノ 写指令にだす る2域数等であり、ピットのはRJ 写指令にだす メモリーを構定しかつPT 写ピットの(ページ付 を)又は可RPピットの(絶対)に対応する。ピット フト2~4はPT 育1~3(ページ付き)又は 可RPピット1~3(絶対)に対応する。ピット 5~6は、これが早ワード又は2倍ワード転送で

60

供する。アドレス指定される時、スクラッチパッド・メモリー204-4の記憶場所の内容は、アドレス・スイッテ204-6の4位置の内容は、アピレス・スイッテ204-6の4位置がありたり。 使出される。とれ等の2つの位置は消弱メモリーモジュール500のページ飛合のために使用される。スクラッチパッド・メモリー204-4のページ付付操作は時に不発明に調達するものではないため、本文では詳細な過程は行わない。

アドレス・セレクタ・スイッチ 204-6のだの2つの位置はメモリー即ちPI 指令を与えるために用いられる。毎代、アドレス・スイッチ 204-6の位置1は、レジスタ 201-15 に記録されたマイクロ命令ワードのアドレス制造フィールドにより選択される時、マイクロ命令ワードの一名をお売りられたフィールドにはつてピット 0~8を含み、かつメモリ・204-4からのページ付けされたアドレス情報がプロック 204-12の作業レジスタにより出力パス育 R Pに与えられた必対アドレス・ピットの不可にするよう 符号化されたピット 9~35を含む R/ドメモリー 指令情報を

-289-

生気する。スイッテ204-6のPI位置が過れている時、このスイッチは、ビット0が2重取場であり、ビット1位レジスタ201-15に配慮されるマイクロ命令フードの1フィールドにより与えられ、ビット2位P5Rレジスタ204-20カビット9により与えられかごうかを規定し、ビット5~3は200を表示していか。ビット5~3は5IU100により与えられるプロセナ対数号を指定するよう符合に、ビット4本ルを規定し、ビット3は5IU100により与えられるプロセナ対数号を指定するよう符合にアント4は客であり、ビット9~35に詳しいプログラム可能インターフニース資金ワードを生滅する。

局前メモリー・モジュール500の詳細

据 4 単元、本発明のシステムかよび本発明の数 示内容に従う局部メモリー・モジュール 5 0 0 の 望ましい実践競技を含む主ブロックを示す。同図 にかいて、モジュール 5 0 0 は、カッシエ記憶セ

67)

含む8つのパイト・セクションに分割されている。 各国話チップは、各ワードが4パイト(パイト= タザータ・ピット+|パリテイ・ピット)を有す る4つの40ピット・ワードで各ブロックが規定 される64プロックのアドレス場所即ち256の "アドレス場所の容量を提供するチップの合計数を 有する128のアドレス構定可能な2ピット中の 記憶はを含んでいる。

全様の記録模式500~22はゼカツシエ・ブロックのアドレスを記憶し、関係化4レベルに構成されている。保護500~22は、どのレベルのカッシェが次の操作すイクルの関等込まれるかを確定するためのラクンド・ロビン・カクンタ保健(当示せず)を含む。カッシェの異なるレベルは80ビットのコラムを規定し、カッシェ・ブロックに2つのこのようなコラムを含んでいる。全発域記録後域500~22はこのようにカッシエ内のブロック数に対応するコラム数に分割されている、本発明の目的のためには、本構成は構造上公地と対えられ、R・E・ランジ(Lagge)等の米

69

帝論で33-1.8747 13

第6座代更化評細化示されるカッシェ記録セクション500-2は、関連する制御回路500-2は、関連する制御回路500-2はまする比較回路500-24を有する登録解記録は登り00-25と、ビット構成回路500-25と、制御回路500-26とを显示の知く構成してなる。カッシェ記録整理は4つのレベル即ちセクションに構成され、その告々に構造的に公知の複数機のパイポーラ回路チンブから構成されている。各レベルは、天45つのパイポーラ回路チンブを

68

国等許男 3.8 4 5.4 7 4 号に銀示されたは以とは 連させるがができる。 1 カッシニ接作サイクルの 間、 4 パイトが 8 つのセレクタ 回路の 1 つの替号 を介して出力マルテブレクナ・スイッチ 5 0 0 -1 0 代観出される。

登録等記憶録を500-22はプロック500-24の比較回路に対してアドレスは今を与える。 構成的には公知のこれ等回路は、要求されてシンは何曜が4レベルの内のいずれかにかけるカッを被出て存在する(印刷する。比較回路500-24に近郊の商業をプロック500-28は近代のプロック500-28は近代のプロックを表示を記憶する。 横動記録を500-40の出するとット回路500-48と、16ビットの出すンク回路500-48と、16ビットの出すンク回路500-48と、プロック500-46の多数の創業回路とを減了空に示すいく

70

-2: ·

.:

なる。 遠尾500-48にカウンチ四島かよび選 経道公回がを含んでいる。 これに構成上は公式で あるが、メモリー・モジュール500-2の金乗 作を同期でせるためのメイミング集削券信号を与 える。

補助には保証500-40に、確定上は公知の4KのMOSメモリー・チップから構成され、各ワードが40ビット(32Kプロック)を有する128Kのメモリー・ワード容量を有する。データ訂正量ペリテイ発生回転は、補助には養産500-40から近出されかつとれて書込まれるワードにおけるエラーを被出して訂正するよう作用する。本発明の目的のためには、これ等回路は構造上公知のものと考える挙ができる。

据も図から利るように、入力レジスタ・セクッタンはゾーン、アドレス域指令(2AC)レジスタ 500-120、第1のワード・パンファ・レジスタ 500-120は第8回になる、2ACレジスタ 500-120は無8回に

71

ブロック500~6の新聞追は、ZACレジス メ500-120に記憶された指令により指定さ れる操作を実施するため場面メモリー・モジェー ~ の異なる部分を付券するための各種の制御金す ...イミング信号を生成する。これは、補助記憶装置 500~40に移込まれ、又補助記憶表置500 - 40とカツシエ500-20からそれぞれ式出 されるデータ信号のグル・ブを選択するため入力 マルチプレクサ・スイッチ 5 0 0 - 8 シよび出力 マルチプレクサ・スイッチ500・10に対する 刺繍は今の分配的作を含んている。本発病の目的 に対しては、以下に当述する第7回の疑回点に加 えて、マルチプレクサンデータ・セレクタ回毒な よびレジスタは構造上公知と考えられ、前述のテ キサス・インエトルメンツ社のテキエトに購示さ れた回路の形態をとる卓ができる。

据7回はプロック500-6、500-21、500-26かよび500-46のあるものを更に評価に示している。向回によれば、プロック500-6の制制過略は複数値のAND/NAND

等與超53-108747/19

示されたフォーマットを有することの16会でです。 を記憶する。人のパッファ・レジスメラ500で 122と500~123は接続されて、リクニス メ・モジュールによりインメーフエーエッ53か DTM回標に与えられることの指令のデーメ・ウ でド(早数又は複数)を受収る。レジスメラ500 でド(早数又は複数)を受収る。本発明によれば、エイン ででは、エイン でででは、エイン ででででは、エイン ででできる。 を受収る。

ZACレジスタ500・120の信令内容はプロック500・6に含まれるデコーダ・ゲート記略に与えられ、アドレス信号はプロック500・6の瞬間感、全角解記憶模型500・22、カッシエ500・20、かよびそのアドレス指定のための補助記憶模型500・40に分配される。

72

ゲート 5 0 0 - 6 0 乃至 5 0 0 - 7 4 を有する場が利る。ゲート 5 0 0 - 6 0、5 0 0 - 6 1、かよび 5 0 0 - 6 2 は Z A C レジスタ 5 0 0 - 120から Z A C 指令ピット 信号かよびカッシェ・パイパス 信号の異なるものを受取るよう 優快されている。これ等の場合は幽示の四く組み合わされ、ゲート 5 0 0 - 6 4 かよび 5 0 0 - 7 4 に与えられる。その無条得られる駅出しロードかよび 4 込みロード指令信号はカッシェ制御回話 5 0 0 - 2 6 かよび 補助記憶優望制備回話 5 0 0 - 2 6 かよび 補助記憶優望制備回話 5 0 0 - 4 6 に与えられる。RCL000 かよび RCL100 の 即き地の指令信号に又補助記憶回路 5 0 0 - 4 6 に与えられる。

7 ピから判るように、カッシェ制か回路 500-2 1 は、書込みカッシェ・タイミングはサ WRCACHE 100 を書込みクロック可能回路 500-2 1 4 に与える道列登録された NAND/ANC デート 5 0 0 - 2 1 0 かよび 5 0 0 - 2 1 2 を 4 ナ る。者込み可能回路 5 0 0 - 2 1 4 は城立上公知

の通常作用ゲート途話を含み、この画路は客込み作用サイクルの実行に必要なカッシェ500-20 に対する通過なタイミング信号を与える。更に、制労協会に、客込み指令かよび成出し指令にそれぞれ応答して補助記憶模倣500-40か680ビットの更新されたデータか「プロックのデータのいずれかをカッシェに容込むのに必要なアドレス・ビット32の状態を変更するよう作用するAND/NANDゲート500-216万差500-222を更に含んでいる。

同様に、登録解制会迫点は直列要視されたNAND /AND が - ト 5 0 0 - 2 6 0、5 0 0 - 2 6 2 かよび 5 0 0 - 2 6 4 を含み、その量後の が - トは 書込み可能回転 5 0 0 - 2 6 6 化対して書込み登録 乗 タイミング 信号を与える。 この書込み可能回 あ 5 0 0 - 2 6 6 は 構造上公知の論題 ゲート 回路を含み、これは都込み作用サイタルの実行に必要とされる登録解記憶模倣 5 0 0 - 2 2 に適当なタイミング 信号を与える。

補助記憶制養治略 5 0 0 - 4 6 は第 1 の グル - rg

の新國路の使用可能動作が禁止される。

第7回の最後のグループの遠路は第6回のヒッ ト・レジスメ回路500~28を模型する。この 回坞は、図示の如く番続されたANDゲート 500 - 28 1 K 加えて NAND/AND ゲート500-2802500 - 282 t to. NAND/AND # - ト 5 0 0 - 2 8 0 は、比較国語 5 0 0 - 2 4 か らその結果生じた比較信号を受収り、ゲート 500 - 282に登録簿比収表示を与える。夏にゲート 500-282の出力はヒット・レジスタ・フリ ップフロップ500-284のセット入力に与え 516. NAND/AND 7 - + 500 - 28417 リンプフロップ500-284のリセット入力に 対し状態反転して与えるSIU IOO からの受入れ ZAC信号を受収る。フリップフロップ500-284からの2進数1かよび零の出力信号はその 後第7回のプロックの台々に対して分配される。 ブロック500-478の最適略は各込み信号を 生じるよう作用する公知のゲートを含む。

システム・インターフエース装置100の祭組

新聞Habber Colonan ご

プロ直列権成された AND/NAND ゲート 5 0 0 -460万章500~468を含む。とた寿ダート は特助記域機量要求信号 BSREQ 100 を生収し、 データ復号に補助記憶装置の統出しノ答込み接作 アイクルを開始させ、SIUIGO 大力して考め起 偉義堂のデータの任送を可能にするよう作用する。 グート500-460万至500-468に、金 乗得ヒットがない時(迎ち、は号号ITOC0=!) 武田レノ書込み操作ナイクル、音込み発作ナイク 々、かよび武出しノクリア操作サイクルにおする 補助配は無過長末信号 BSREQ 100 を生気する。 第2の直列機硬された AND/NAND デート500 - 4 7 0 万至 5 0 0 - 4 7 6 は、ニラ・桑仲(虹 ち、信号 LME000 は 2 進数率である)の発生と 同時に補助記憶袋置客込み城边信号 DISABESTE 100を生成するよう作用する。 おえば! WRITE サイクルの展出し部分においては、非ほ三にニテ - 条件の検出は信号 LME000 を 2 進数項に空前 73. CORB. 709/500-266c 500 - 2 | 4 口雑凶略と共にプロック 5 0 0 - 4 7 8

40

朝込みセクション | 0 1

期近の如くシステム・インターフェース質量 100位複数値のクロスパー・スイッチを介して 第1回のシステムの各モジュール間の運転を行う。別性のクロスパー・スイッチを用いてモジュールの各インターフェースの回避からの信号を収集する。第3を図はモジュール前込みインターフェースを02を対して SIU100 に対し信号を与える・グート しと関連する 割込みインターフェースを介して信号を与える。

#3 a 図から刊るように、テービスを要求する 時名モジニールは、別込み使先級位標制制プロッ ク101-2の計画的に与えられるその『DA図 種上の過去な別込み虚別子情報と共に、その別込 み要求(『R)回過上に信号を与える。ブロック

101-2の財団的は全ての到込みインターフェースを監視し、実行中のプロセスの優先規定とり 高い型にを有する要求がある時プロセサ200だ 力定する返当なプロセサに信号する。プロセテ 200が要求を受入れる事ができる事を信号する 時、SIU100 はプロセサ200だ対する最優先 域にの侵求と関連する無別子情報をケートする。 このは別子情報は、パリティ・ピット、3ピット 関込みレベル番号、およびパリティ・ピットと4 ピット・チェンネル番号を有する1ピット・プロセナ数号を有する8ピットの到込み削減プロック 番号を有する。

制込みセクション101について更に評価に考 形すれば、プロック101-2の諸価格にはプロ セサ者号からび割込み要求信号を復号するデコー デ回絡を含む。パリテイ・エラーがないものと仮 定すれば、デローチ回路からの出力信号は接示さ れたプロセサの発電回路の変先単位発電回路に与 たられる。優先減位論超過路は割込みレベル信号 を復号し、数後先レベルを表定し、次いて最優先

回域又はレベル等存在(LZP)回域の2域数1への性制に先立つて性制されたSIU100に応答してプロセサ200がIDR回線を2域数1に短制する時、AIL回線に与えられる。表プロセスが到込みされないよう領止されていなければ、調込み要求はプロセナ200に表行プロセスを中断させ、前述の域別子情報を含むSIU100から割込みワードを受入れさせる。毎に、この調込みワードは下記の如くフォーマット化される。即ち、

ビットのは新らしい割込みビット位置である。 2 連載 | パセットされると調込みは新らしく、2 進数様パセットされると割込みは再開されるべき 前に割込まれたプロセスである事を表示する。

ピット!~17は使用されず、2進数等である。 ピット18~27は別込み制備プロック書号を 規定してピット18と27を2進数項にセットさせる。

ピット28~31はSIU100 Kより生成され、本発明に従い本文中に改明される如くソース・モジュールを越別する。

B D

プロック10!~2の後先級に回路にませる上 力回線の1つに出力信号を生じるよう作用する (個し、ロボンステム内の割込みモジュールの取り も個の出力回線は8位置のデータ・センクタ・ス イッチ10!~4に与えられ、数スイッチはこの 等レジスタ10!~6にニードされつかあるレベルより高い優先派位を有する割込みレベルの引込みレベル信号を選択する。レジスタ10!~6か らの出力信号は、高レベル割込み存在(ELIP)

10

ビット 3.2~3.5 は多数のポートを有するモジュールにより生成され、本発明に従い本文中に説明される如くソース・モジュール内のサブテナンネル即ちポートを意別する。

プロック101-2の舞回站の構成化調子を更 に詳細な内容については、本明細書の選書に引用 した「受先減位割込みハードウェア」なる係項中 の米回毎許出票を参照され度い。

ス、割込み質先回路101-2からの出力自身に別のデータ・センクタ・スイッチ回路101~8に与えられる事が削る。放棄先頭位を当する日本側をジェールのみがほうをセンクタ回路101~8に与えるため、センクタ回路に、要求祭のモジェールが与える受免車位が接続する物程のエント(即ち割込みワードのビット28~31)を立刻する子の足めたワイアド・インされた符号に受用するで観を与えるように経行されている。

本実施要様においては、下記の袋向コードがほ 1図のモジュール量別のために生気される。

= · ·	触別された SIU ボート (モジュール)
0000	周韶メモリー・モジユールーポート
	LMC
0001	# - → K
0010	SIU100 -#- > L
0101	近遠マルチブレクテ 4 0 0 一ポート
	J
0110	プロセサ200ーポートG
1101	高速マルチブレクサ300一ポート
	A

1110 上位プロセサ700ーポートE
セレクタ回路101-8Kより生双された4ビット・コードは更にゲート回路網101-12内
に含まれる1グループの公型のANDゲート回路
に与えられる。異なるソース・ジステム・モジュールにより与えられる他の設別子情報は又回路網101-12の他のゲート回路に与えられる。特に、各モジュールは、8位金のデータ・セレクタ・スイツチ回路101-14の各位置の1つに対してそのIDA回線を介して割込み網索ブロック

ターフェース600上のマルナブレクサ300に 転送するかを確定する優先回路を含んでいる。更 に、セクション102は、どのソース・モジュー ルがデータ又は指令を局部メモリー・モジュール 500に転送しようとしているかを決定する優先 回路を含んでいる。

1モジュールが他のモジュール代対する要求を 生成した時1対のモジュール間の転送が生じる事、 およびとの要求が他のモジュールにより受入れら れた事が利るであろう。要求が受入れられるため には、要求側のモジュールは減衰元減位を持たね ばならず、両モジュールは情報を受減る状態にな ければならず、転送が行われる転送経路は使用可 能でなければならない(切ち、使用中でない)。

プロセナ200Kエリセクション102K与えられる信号に関しては、これ等信号の発生は、第2図のプロセナ・レジスタ201・15K或出されるマイクロ会会の異なるフィールドにより大きく左右される。例えば、プロンク102・4の確認的に与えられるプロセナ200からの活動出力

6

製込ティンタ・フェースのIMID回線を介して記 時間 101-12のデート回路の位のものにノース・モジュールの要求側のサブチャンスル却らポートを設別する情報を与える。プロセテ 200が その製込みデータ要求(IDR)回線を2項数! に控制する時、SIUIOD にゲート回路網101

哲寺(LCBN)を与える。夏に、治士ジュールは、

特徴を33-103747元

- 12からの信号を4位選データ・セレクタ・ス インチ回路101-20の各位置の1つを介して プロセマ・データ・インターフェース600の SIUからのデータ(DFS)パス回線に与える。

スイッチ101・20の位の位置については本発

明の道能と関連しないため昭示しない。 データ転送セクション 102

第3 b 図はシステム・インタ・フェース鉄堂
100のデータ転送セクション102を示す。 C のセクションは、どのソース・モジュールが指令をそのプログラム可能インタ・フェース601上の高速マルチプレクす300に転送し、かつどのソース・モジュールがデータをそのデータ・イン

80

ボート要求(AUPR) 回転は、映出しノ客込みメモリー即ちプログラム可能インターフェース指令の転送を兼定するよう符号化されるレジスタ 201ー15 化就出されるちゃイクロ命令のSIU要求なる。2位世データ・セレクタ・スイッチ102~2 に与えられるブロセサ・データ・インターフェース600の対SIUデータ回転(DTS)は、2回のブロセナ・データ出力レジスタ204~14にロードされるマイクロブログラム制御下で生成される指令情報を構成する。対SIU 操向レジスタ204~16にロードされるマイクロブログラム制御下で生成される信号を受収る。

第1回のシステム化対しては、「ノ〇プロセナ ひみが指令をマルチプレクサ500のみに転送し、 プロセサ200はぼ今を回絡網102-4に、モジュールがほ 合をマルチプレクサ300に転送を欲する時点を 確定するためプロセナ・モジュールから独向情報

60

-294-

特異型53-108747(四)

を選号するデコーダ區略を含んている。1つ以上 のモジニールが周じサイクル中に転送を数十五輪 !つべ二のエンCプロセサがある場合、回路側 102-4に含まれる優先単位遺跡制は最優先順 江を利益でられるモジュールを選択し、そのプロ グラム可能インターフエース601のPDFS回線 上のマルチプレクサる00化対する前記モジュー ルだよる指令の転送を可能化する。特だ、適路観 102-4は、過剰なモジニールからの信号を達 択する2年世センクタ・スインチ102-2に対 して信号を与える。 これは、マルチプレクサ 300 がSIU (88 に対し、PIR回線を2点数) 化生 制する事により指令を受入れる希意がある事を信 今する時に生じる。関等に、直島緘! 0.2 - 4 は APC連縁を2重収した短割してマルチプレクサ 300に対してPDFS回線に与えられた指令を受 入れる事をは今する。プロセテ200が命令を実 行してこれにプログラム可能インターフェース (PI)指令をマルチプレクサる00に対して送 上させる時、プロセサ200は指令のピットろに 57)

令(2AC)に応答して生じる。マルチプレクテ300が指令を前送する時、SIU100 は、マルチプレクテ300から受取つたマルチボート検別子は最近には属する道路な4ビットのリクエスを検別子コード(接向コード)を生成する。この情報はメモリー・モジュール500により記憶され、モジュール500が試出しデータ伝送要求を生じてヤルチプレクテ300がこのデータを受収るべき手を表示する時SIU100 に長される。又、SIU100 はこの要求を受入れる時、回避ARDAを2減数1に整制する手によりマルチプレクテ300に過知する。

就当しデータ転送要求(RDTR)回線は、メモリー・モジュール500によりセントされる時、回路網102-14に対して1接作サイクルの間に送出された情報を転送する用意がある事を信号する。所部メモリー・モジュール500は又メモリーからのリクニスク設別子(RIFM)回線に作号を与えて情報が転送されるべき要求領モジュールを試別する。

69

プロセナの番号級別を達く。マルデブレクテミにに、別込み要求を出しての研プロセナを与おればなっての性く割込みデーチの一部として含まれる進化指令に含まれるプロセナを引を記憶する。ドニを介がアルナブレクナミのこの前間を開発して、カースチとしての機関は関係がロセナ 200 にはし、マングレクサミののがデーチを透析出し要求を多数、アンクテミののがデーチを透析出し要求を多数、アンスチェの2~6 の内容はデーチを受験の実際によりによりになって、アンスチェの2~6 の内容はデーチを受験がするのに表がある。

データ信号をマルチブレクナ300点転送するために関係な構成が用いられる。 減り至にかって、メモリー・モジュール500はデーメをマルチブレクナ300に転送する唯一のモジュールである。このような転送は前述の記く道路転102-20を介してマルチブレクナ300によりメモリーをモジュール500に削送される銃出しメモリー指

32

特化、デコーダ回路側102-14内の接回路はPIFM回接化与えられた成別信号を復号し、対
部メモリー・モジュール500が情報をマルナブ
レクマ300(マルチブレクナ300がこの情報
を受取る用意があるものと収定して)に情報を転送する用意があるがを前距信号が表示する時、デコーダ回場側102-14は通過な信号をセレク
タスイツナ102-12とゲート回路網10216内の幾回路とに対して与える。

更に、デコーダ回路網102~14は信号をデータインターフェースの駅出しデータ受入れ (ARDA)回線に与えて、そのインターフェース 600のSIUからのデータ(DFS)回線を受 入れるべき事をマルチブレクナ 300に対して信 号する。ブロック102~16の繰回路は返当な マルナポート破別子情報をSIUからのマルナポート破別子情報をSIUからのマルナポートは別子情報をSIUからのマルナポートは別子(MIFS)回線に与え、RIFM回線から得られる要求領サブナヤンネルを選別する。 伝 送が生じる時、回路網102~14はRDAA回線を2進数1に機能して、要求何のモジュールれ対

-295-

してデータがメモリー・モジエール500Kより 登入れられた事を信号する。

回路網102-14尺重但の構成をSIU100 に用いて第1回のモジュールのいずたかからの PIなこびメモリー指令を助数メモリー・モジュ - ル500に伝送する。モジュール500は、ブ ログラム可能インターフエース又はメモリー指令 のいずれがを受入れる希望がある時、デコーダ回 略嗣!02・20に与えられるブログラム可能イ ンターフエース要求(PIR)回避又はZACィ ンメ・フェース要求(2IR)回線のいずれかを 2進数1に強制するよう作用する。更に、プロセ ナ200と、プロセサ700と、マルチプレクサ 300とは回路網102-20の信号を活動出力 ポート要求(AOPR) 過速化、又接向データを各 データ・インターフェースのSIU回避に与える。 モジュールの各々により与えられる幾向情報の復 号と同時に関絡網102~20は、メモリー・モ ジュール・データ・インターフエース603の対 SIUデータ転送過越れ対して最優先減位を有す

80

チ102-20を介してプロセヤ200に耐送するよう作用する。プロセヤ200は一時に1つの指令を処理するため、プロセヤを水に応答してプロセヤのDFS回避に対する伝送のためセレクタ・スイッチ102-20に対しデータを与えるセンニール間には競合が生じ特ない事が利るであう。即さ、プロセヤ200が指令を無1弱のセンニールの1つに送出した後、その作用は抑制されて要求されたデータの受収りを冒候する。SIU100は、プロセヤの要求の受入れと同時に、プロセナARA回避を強制してプロセヤの操作を通信させる。

別価の函語網 1 0 2 - 4 0 は P I 指令に応答するこれ等をジェールからのデータ 戻し要求を処理する。回路網 1 0 2 - 4 0 は、国示しない他のをジェールのレジスタと共にレジスタ 1 0 2 - 6 から RDTR回顧に与えられる信号を担号する。モジュールが要求されたデータをプロセフ 2 0 0 に戻せうとしている事(切ち、マルテブレクす 3 0 0 レジスタ 1 0 2 - 6 に配位されたリクエスタ政のレジスタ 1 0 2 - 6 に配位されたリクエスタ政

特認記3つ108747 2% るモジュールに信号を与える事を可能にするための3位はセレクタ・スイッチ 102-24に適合な信号を生成するよう作用する。又、回転制 102-20に、ゲート回転制 102-26を介しても低メモリー・モジュール・インターフェース 623の対メモリー 要求維別子(RITM) 回復上の通過なリクエスタ検別信号と共に、プログラム可能指令受入れ(APC)回避又は2人の信令受入れモード(AZC)のいずれかに対して信号を与える基が倒る。

最後の2つの図路側102-30と102-40を用いてメモリー・データかよびプログラン可能インターフェース・データを、プロセマ200により的化生版されたメモリー指令かよびPI指令のそれぞれに応答してプロセマ200に対して転送する。第36回から利益ように、受先減立デコーダ動路側102-30は回路刷102-14と同じ入力回避を有し、同じ方法で要求されたメモリー・データを解34回のデータ・セレクタ・スインチ102-32と4位重のセレクタ・スイン

62

別子) 事をSIU100 が検出すると、回話網102 - 40は、要求されたデータをプロセサ200に 屋そうとするモジエールのPLインターフェース のPDTS回避からの信号を与えるように3位置デ - メ・セレクタ回路102- 42 を条件付けるほ 号を生成する。これ等の信号は、更に、モジュー ル要求後号により条件付けられる無ろも図のセレ クタ・スイッテ 101-20を介してプロセテの DFS回避に与えられる。次の操作サイクルの間、 過延網 1 0 2 -. 4 0 は RDA A 過程 を 2 通数 1 に 生 倒して、 PDTS 回避化与えられた データがせ入れ られた事、およびでのモジニールはでの時でのよ うなデータを飲外できる(即ちその出力レジスタ をクリアする)事をモジニールに対しては今する。 とのように、スイッチ101-20は3つのメイ プのデータの内のいずれか1つをプロセナのデー タ・インターフエース600のDFS回線に送択 的に与える事が利る。

本発明の目的においては、据る n 図のブロック の名々に含まれる雑図感は構造上公知であると考

特別453-108747.49

える事ができ、テキサス・インストルメンツ社の 前記の文献に示される論道国語を含めてもよい。 又、本発明の目的に対しては、スイッチング回路 倒は従来通知のクロスパースインテを含む事がで ŧ å.

作用投票

本発明のシステムの作用については、第1回万 至第9回に減して以下に説明する。第8回から和 るように、耐勢メモリー・モジュール50日は多 くの異なるタイプのZAC指令の実施が可能であ る。長的すれば、モジユール500は下記の如く 足域される5つの異なるメイプのZAC指令の必 塩が可能である。

1 展出し単振令

アドレス指定されたメモリー当所の内容(1ヶ - ド)が仮出されてリクエスタに送出される。メ モリー内容は変更されない。ZACピット9は、 カツシエがロードされるかパイパスされるかを規 定する。然し、もしこのブロックが既にカッシェ にロードされていれば、彼出しサイタルがカツシ

リクエスタにより与えられるデータ・ワードの 1万至4パイトがアドレス指定されたメモリー場 所に近世される。 記憶されるパイトはゾーンピツ トで福建される。ゾーン・ピット5、6、7かよ び 8 はそれぞれパイト 0 、 1 、 2 かよび 3 を新導 する。 配住されないパイト位置のメモリー場所は 変更されずに残る。 アドレス指定されたワードを 含むデータ・プロックはカッシュ内にロードされ ない。然し、プロックが長にカッシェ内にある時、 ワードが更新される。

5. 春込み2借指令

リクエスタにより与えられる2データ・ワード はアドレス措定された対のメモリー場所に記憶さ れる。このデータ・プロックはカッシエにロード されない。嬉し、プロックが姓代カッシェ内にる る時、2ワードが更新される。

異なる2AC指令に対する特定のコードは下記 の如くてある。他の可能な11のコードが追集と して定点され、前途の如くエラーは今を生じる。

エ内で行われて情報がカッシェから駆出される。

2. 展出しノクリア単程会

アドレス推定されたメモリー当点の内容(1つ - ド)は彼出され、リクエスタに迅出され、ノモ リー場所(1ウード)は良好なパリティ(又は EDAC)ピットを用いて客にクリャされる。アド レス指定されたワードを含むデータブロックはカ プシエにロードされない。 もしこのプロックが気 化カッシェ化ロードされれば、アドレス指定され たワードも又カッシェ内で零にクリアされる。

3. 仮出し2倍指令

アドレス指定された対のメモリー場所(2つ・ ど)の内容が減出されてリクエスタ・ワードにま 次送出される。メモリーの内容は変更されない。 てACピットタはカッシェがロードされるかパイ パスされるかを規定する。然し、もしとのブロッ クが説化カッシェ内にロードされてかれば、出ニ しアイクルはカフシエ内で行われて付給がカッシ エから収出される。

4. 普込み単指令

出し・クリア事 いるない 2 倍 6 カッシェ・バイバス *

例えば、量初に対す0のプロセナ200の1つ が一連のプログラム合金の製行を開始するよう作用し扇部メモリー・モジュール500の総合を指定するものとする。 この事例では、最初と接続する台会は、推議値かよびアドレス・シラブルを含む別のフィールドを記憶する気用レジスチを指定する少くとも1つのフィールドを含むようファルドを含むようファントにされる。汎用レジスチ指標性の内容は、2種数学にモットされたものと返足されるパイパス・ビット9の状態を規定する。プロセナ200には確定に平台のせて絶対アドレスを生じる。

一たん色対アドレスが計算されると、プロセナ200は所要のメモリー指令ワードと、局部メモリー・モジュール500に指令を指向するための連絡なSIU受性情報を生成する。接向かよび指令は複名図に示されるフォーマットを有する。

前述のおも更に評価に言葉されば、各合令の O Pコードは Z A C 指令の発生により行われるメ モリーの除合製作を指定するよう符号化される。 最初の命令の O Pコードは命令レジスタスインテ

84

ルの指域が指定される時、第2の汎用レジスタ場所に記憶される値を、レジスタR2にかいて以前に記憶された結果に加算する同様な操作が行われる。ビットタに対する通過な値は第1の汎用レジスタにかけるよりもむしろ第2の汎用レジスタに 記憶され得た事が容易に削るであろう。

命令の実行相にかいては、プロセサ 20 Cは局部メモリー 5 C Cに対して 2 A C 指令を生成するこう作用して統にし操作を指定し、メモリー 204ー4 スは R 2 レジスメのいずれかから時た 連結なメモリー・アドレスを与える。 絶対アドレスをとれば、レジスメ R 2 からのアドレスは W R P パスに与えられ、アドレス・スイッチ 2 C 4ー 6 かよび クロスパー・スイッチ 2 C 4ー 8 の R / Y で 位 で介してデータ・アフト・レジスメ 2 C 4 - 1 4 アロードされる。

が向スイッチ204-10はメモリーの操作サイクルに対するSIU接向を与える。 信号は誤る 図のフォーマットを有し、Rノ甲指令を局部メモリー・モジュール500又はこのモジュールが接

(101)

等描述53-118747(2...

202-4によりメモリーにお平の1つを平台させるメモリー201-2に与えられる。この選手の内容はレジスメ201-4に武士され、会会必理に必要とされるマイクロ会会シーケンスの制度には要量201-10にかける記憶でドレスを指定する1前のアドレスを含んでいる。

現金令の実行中に構造する終1の会令処理者においては、次の会令の指揮ビットはスイッチ 203 - 14 の回還3を介してスクラッテバッド・メモリー 203 - 10の此用レジスを選択の指定された1つをアドレス指定するのに使用される(エラ、Lev,XR1)。場所の内容はバッファ 203 - 10 に提出される。

指標レジスタの内容はスイッチ 2 0 3 - 2 0 の 位置 0 を介して、命令の変位フィールドボスイン チ 2 0 4 - 1 の位置 0 を介して加減回路 2 0 4 -2 の B オペランド入力に与えられる加減回路 2 0 4 - 2 の A オペランド入力に与えられる。 尚者は一 毎に加減され、その組長はスイッチ 2 0 4 - 9 を 介して作成レジスタ R 2 に転送される。 城 2 レペ (vol)

校するボートしばO化粧送するためSIUが使用する情報を与える。とれ時信号は、マイクロブログラム制御下でレジスタ201-15かよびアドレススインテ204-6から独向スインテ204-10のR/単位値を介して独向レジスタ204-16のピット位置にロードされる。

マイクロ会会フィールドの符号化からび接向情報の生成だ調中るとれ以上の内容については、係 属中の米国等許出越「メモリー・アクセス・システム」を場合され戻い。

両方のレジスタ204-4かよび204-16のローディングに使いて、プロセナ200は AOPR回転を2進数1に性制し、この状態がRVW 指令の局部メモリー・モジュール500への転送のためのはランーケンスを開始する。又、プロセナ200は命令カウンタ(IC)を増分し、作成レジスタR3にその結果を記録する。次いでプロセナ200は、SIU100 からARA回線を介しては今を受収り要求の受入れを表示する医次のマイクロ命令の実行を運動させる。

(100)

等階程53~108747.27。

てる.

SIU103 は、データ・サイクル化級(アドレ スノ指令サイクルである1対のSIUサイクルを 長末するものとしてRノR指令を示す。局部メモ リー・モジユール500が指令を受入れる用意が あるものとすれば、ZIR回避は2番数1である (減り選にかいて減形は黄の歯遺信号で示される)。 棋3ヵ星のSIU食先道路102-4は、操作サ イクルの間向転メモリー・インターフェース 602 のDTM回線に対してSIUセレクタ・スイッチ を介して指令ワードを与えるよう作用する。プロ ニナ200は、SIU100 がARA回避を2進数 1 に無動する出版会ワードをデータ・アクト・レ ジスタ204・14に保持しながら持続する。間 時に、SIU100 はAZC回線を2進数1に切象 え、モジュール500に対してRノ界指令を登入 たる事を信号する(第9回参照)。

ARA回縁にかける状態の変化の検出と同時に、 プロセナ200は、マイクロ合名の剥്値下で合合 の処理を発了する。即ち、要求されたデータワー ドが前述の如くSIU100 から受取られる迄時優 (mm)

レス信号は、データのプロックが氏にカッシェ 500-20に存在するかどうかを確定するため に使用される。

又、回線DTM 17~33に与えられるアドレス信号も又とれから、プロックのデーチからの統 出のための補助配理模型500~40に与えられる事が利ろう。

ボタ図から、要求される情報が反にカッシェ500-20に記憶されたかどうかを決定するため登録等記憶発生500-22の発達を即時間はする事が利る。この発達操作は、クロック・バルス1Tと2T間の間絡の間に行われる。本事例にないては、プロセナ200により要求される情報の一部がカッシェ500-20に存在するものと该定する。

乗る国にかいて、ブロック500~6の種図略は2AC指令のピット1~4を復号する事が利る。 ジーン・ピット5~8はどのパイパスがメモリー に容込まれるべきかを指定するよう符号化される。 ピット1は2組数1でありピット2~4は2進数

こうで、メモリー指令に基込み無要性を指定するこうに符号化される。第8辺かよび第9回にかいて、2人ご指令ワードの指令かよびアドレス・データは、時点1丁(即ち、システムクロック・バルス1丁が2地数1から2地数等広切装る時の後級)にかいて人での回続からの信号人ZC1CCに応信して2人Cレジスタ500-120に応信されたアドレス信号は3丁単偏級17~33から第6回に示される如く登録は記憶設置500-22かよび登録は比較高速回転500-24に対して入力として与えられる。

特に、DTM回線26~32に考えられるアドレス信号は登録線記憶装置500~22をアドレス指定するためのプロック・アドレスとして使用され、回線DTM17~25に与えられるアドレス信号は登録解析込み操作の場合に登録器記憶装置500~22に登込まれる信号に対応する。登録器比較回路500~24に与えられる同じアド(189)

等であるため、信号WR090 は2 進む等である。 従つて、ゲート5 9 0 - 6 1 は信号 RR100 を2 進数等に短割し、信号WR/RCL100 を2 生数 1 に控制する。信号WR/RLL100 はゲート5 0 9 - 6 4 に対して与えられる。

信号 LME/DE000 は、通常所能メモリー・エラー又は登録第二ラーのない時 2 連数 1 である。 要求される情報がカッシェ 5 0 0 - 2 3 にあるものとすれば、ゲート 5 0 0 - 2 8 3 に信号 DIRCOMP100 を2 連数 1 に無動する。これは、 更にゲート 5 0 0 - 2 8 2をしては号 SETRIT 1 0 0 を 2 連数 1 に無動させる。 クロックは号 CLK DIRO 20 の発生と同時に、エット・レジスチ・フリップフロップ 5 0 0 - 2 8 4 は 2 3 立 1 に切換る。位つて、信号 HITO 00 と日ITRED 1 0 0 はそれぞれ 2 複数 第と 2 複数 1 に対応する (卸ち、ヒット検出される)。

は号〒R000 はゲート500-462を条件付けして補助式建築量の指令は号BSCMD100を2 進数1に強制させる。要込み指令が必要である

(104)

-299-

.:

(知ち、遺正コードかよびフォーマット) ものと 仮定すれば、信号TCERRORGOO は2温祉1で ある。従つて、補助に信仰量のメイミング信号 SLO4T/NSLG2T100の発生と同時化、ゲート 500-464に推助記は装置の要求信号 BSREQ 100 をメイミングパルス1Tと2丁の前の間隔 (男9返母派)にかいて2進数1に強動するよう に作用する。とれは補助記述養養500-40に 信号してメモリ・操作サイクルを開始させる、重 化、は今 WR000 はゲート 5 0 0 - 4 7 0をして 信号 BSWR100を 2 塩取1に圧削させる。これは 書込み単指令であるから、ゲート500-472 は信号 WRDBL000を2進数1に強制する。従つ て、信号 LME300 の状態はゲート 500-476 が信号DISAEBWROOD を2進数常に強制する かどうかを確定する。エラーがないものと仮定す るため、2進数1である信号LME000 はゲート 500-476を条件付けして信号 DISABBWR 000 を2進数1に強制する。とれば、補助記憶 異量の登込み操作を生じさせる。

(107)

登換されるべきがを指定する。アドレス・ビット A33000 が2進数1である時、ゾーン・ビット ほうは、ほうWDO0-36100 かよびWDP0-P3100 に対応するクード1のどのパイトが補助 記述模立500-46から就出されたほうRD00-36111 かよびRDP0-P3111 を登換すべきかを確定する。然し、アドレス・ビット A33000 が2速度がである時、ゾーン・ビット 届号は、信号WD37-711とWDP4-P7100に対応するクード2のどのパイトが信号RD37-71111かよび RDP4-P7111 を登換すべきかを確定する。第9回に示す如く信号にかけるデータは時点2Tで SIU100 に与えられる。

スイッチ 5 0 0 - 8 から耐染として組み合わされた出力信号 WD00-7110 かよび WP0-WDP71110は、時点下7 でカックエ記は観覚 5 0 0 - 2 0 とブロック 5 0 0 - 4 4 の検査ビット生成回転に対するデータ入力として与えられる。 従来の方法では、これ等回話は新旧の組み合わせデータ信号に対する所要のエラー検出場訂正検査ビット

(100)

特別型53-108747 28,

補助配金額をの要求に応答して、補助に金額を 500-40はデータの160ビットをボカレノスタ500-42に試出すよう作用する。このデータは、第9回に示す如くタイミング・バルス T7の発生に先立つて勧約500-44のエカはで適正形態で生じる。

据も国から利るように、核助配は機宜500-46から配出されるデータかよび快速信号RDCC-71111 かよびRDPO-P7111 はスイッチ500-8に対して1組の人力として与えられる。これ等の信号はレジスタ500-12からデータかよび検査信号RDQO-71111 かよびWDPPO-P7111 と合成される。これは、アドレス・ビット33かよび指令ビットの状態の機能として異なるパイトのソースを重要退択する高級DTMOS-08100 に与えられるゾーン・ビット信号の符号化である。移込み信号指令の場合、スACレジスタ500-12から得られるアドレス・ビット33の状態は、補助記憶候置500・46からのどのワードのパイトがSIU100 からのワードで

を生成する。訂正できないエラー条件の場合には、 これ等の組制は、強制されるべきほう LME 000 を 2 減収等に強制する各込みエラー信号を生成する。 その結果前述の回く各込み操作サイクルの打切りを生じる。

(100)

(110)

等量毫55—108747(25)

NAND/AND デート 5 0 0 - 2 1 2 は、クロック は号 CLK 14 1 の発生と同時に信号をRCACHE 10 C を 2 後載 1 に短動するよう作用する。

毎9遅から判るように、カンジェ書込み可能回 対500-214はタイミング・バルス8TのM き込みカッシェ信号 WRCACHE100 により条件 付けられて回録DTM-26~31 に与えられるアド レスは号により指定されるコラムにかいて追み合 わせは号 WD00-71:10と WDPU-P7110 をカ ツシエ記憶装置50G-20に書込む。アドレス ・ピットろ2の状態は、80ピットが書込まれる べきプロックの特定のコラムを規定する。点化、 信号 LWR80100 は 2 進数 1 (下位の 8 0 ピット に書込み)であり、これがゲート5日日-218 をして信号 RDLDU80000 を 2 連載 1 に虫飼さ せる。ゲート500-222はアドレス信号 CAADDR32100 K Z A C レジス & 500-120 に記はされた状態アドレス信号をとらせる。立ち、 アドレスピットろ2が2進数1である時、信号 CAADDR32100だ2単数1である。

(111)

がカッシェ500-20に存在せず金操婦比較が存在したい時(知ち、ヒットなし)はは号HIT 000 は2通数1となるが利るであちう。同時に信号HITREG100は、信号MISS100を2通数1に強制する2通数等である。第7回から利るように、信号HITREG100はNAND/ANDが一ト500-64をしては号WRLOAD000を2通数1に短制させる。これにより、カッシェを込み可能回述500-214が情報をカッシェ記憶観覚500-20に書込む事を禁止する。熱し、との情報は前述の方法で補助記憶概置500-46に審込まれる。

を込か2倍指令も又カッシエ記憶報度500-20に記憶されるデータをリクエスタにより与えられる2つのデータ・ワードにより更新させる事が利るであろう。従つて、この指令の過ピット1かよび2は2出数1であり、ゾーン・ピットは全て2出数1である。気7回から、両信号DBL100とBSWR100は2点は1である事が利る。とのため、NANCJANDゲート500-472は信号

(113)

受化、数9回から利るよう化、タイミングバルスで9 化硬いて、回路 5 0 0 - 4 7 8 はタイミング信号 BSWT40100 化応答して審込み場合に建設を整理する。信号WDC0~79 に関助に環境を整理する。信号WDC0~79 に関助に環境を整定する。第一種語の使用により同じデータ信号のカッシエ記憶模式 500 - 2 0 と初め記憶模式 5 0 0 - 4 6 の相方への審込みが保証される事が利をであるう。更に、との報道のため所要の回路量が少くなる。

(112)

WRDBL000を2進数率に控制し、更に NAND ゲート 5 0 0 - 4 7 6 まして含今 DISABBSWR000を2進数1に強動させる。

前記の動作によりエラーは号 LMECCC の状態の知何に拘わらず客込み操作サイクルの間回起500-478を使用可能の状態にする。その理由は、データ・ワードの一部(出ち、1万至4パイト)よりもむしろ2ワード全体が考め記憶模式500-46とカンジエ記は模型500-20に含込まれる知をエラーが訂正可能であったのであま

前記の事柄は、本発明のは収がいかたして同じ データが補助配は値を見れかいて更新中である河じ 間隔にかいてカッツ工記は値域で配理されるデー タの自動的更新を可能にするかを示している。 代 値の記憶されたプロックは、音込み指令の符号化 にはつて1万玉4パイト却ち2フェドだけ更新で きる。

前述の方生でデータを更新する当により、当先 朝の構成はシステムがフランシング会作を行う必

(114)

要を不要化するものである。ス、本権域はヒット 本の数値を行うものであると考えられる。

本発明の望ましい実施要様については多くの変更が可能であり、例えば指令がフォーマット化され符号化されると共にある制御シングタイミング信号が生成される方法の変更が可能である事は等らかであろう。 簡単に十るため、多くの場合に各種のほうのソースは1つとした。然し、同じょうがタイミングの制約を少くするため位のソースに見がます。とはアータの会により独立的に生成され待る事が利るであろう。を反びカッシェ記憶装置の出力側で生じる場合に促用できる事も明らかであろう。然しこのためには別の国路の使用が必要となる。

4.〔図面の簡単な説明〕。

第1回は本発明の原理を採用する入出力システムのプロックは、第2回は第1回の入出力処理機能を更に詳細に示すプロック回、第3回回は第1回のシステム・インターフェース 報道を更に詳細に示すプロック回、第4回は第1


(123)


特質電53-108747(3)


図の局部メモリー・モジュールのプロック型。は 5 × 図乃差第5 × 図は第1回の名様のインチーフ エースを示す図、第6回は第4回の局部メモリー ・モジュールを更化評価に示すプロック型。 第7 回は第6回の一部を更化評価に示すプロック型。 第8回は本発明による2人Cメモリー指令のフェ ーマットを示す図、およびあり図は本発明の作用 を説明するためのチイミング・ディマクシェであ る。


100…システム・インターフェース保立 (SIU)、101…朝込みモクション、102… データ伝送セクション、200~0…入出力ブロセヤ財(PO)、300…高速マルチブレクナ (HSMX)、400…低速マルチブレクナ(LSMX)、500…局部メモリー・モジュール、600~603 …インターフェース、700…上位プロセナ、800…主メモリー・モジュール。


(116)























特許法第17条の2の規定による補正の掲載 昭和 53 年特許額第 / 75/5 号(特開昭 53 - /08 747号 昭和 53 年 9 月2/日 発行公開特許公報 53 - /088 号掲載)については特許法第17条の2の規定による補正があったので下記のとおり掲載する。

Int. Cl ³ .	20 元 32 元	庁内整理書号
GOBF 15/00		6974 58

手 获 通 正 書

昭和56年9月6日

特許庁長官 島田華市 聚

1.事件の表示

昭和53年等許額第 17515 号

2. 発明の名称

カッシエ記憶機能を含むデータ処理システム

3. 特正をする者

事件との関係 特許出職人

住 所

名 称 ハネイウエル・インフォメーション・ システムス・インコーポレーテンド

4.代 理 人

性 所 東京都千代田区大手町二丁目 2 者 1 者 新大手町ビル2 0 6 号重(電話 270-664 1~6) 氏 名 (2770) 弁理士 勇 使 希 三

5. 横正の対象

明確書の〔発明の詳細な説明〕の機

4 14	1.正の内容			1 4	9	量少磁度	數少限
9. m		に欠の機な補正を	# 1 ·	1.8	5	% I €	直播和學
ű.	9月曜日 A 100 行	一种正的	横正铁	2 1	2	2個相性	2 倍特性
1 1	† T	の処費	のある装字	2 1	1 1、宋	即ち	<mark>ሂ</mark> ፡፡
11.	•	*/ * # 野必 9	等、必 包	2 1	下から 5	モジュール間	E. A. L. SIUM
	- ∠ - h o · · · · 2	記憶される	記憶された	2 2	5	操作	接 商
1 1	-	RIC RICH	在ほごれた	3 4	下から 4	割込み	インターフエース
1 2	Fari 6	X	得者モジュールにより 与えられた	3 5	Fから 7	即ち	2.:
1 2	÷ + + + 5	必要とする指令 モジュールに	要求された	3 7	9	延むし.	延在し、2つのナート 各号選定回報と、
1 2	Fo/5) 4	より与えられる 情報	f9 99	3 7	1 3	四くである。	如くに符号化される。
1 2	From 3	M #4	25 情報	5 7	Fn.54	スは割込む	解釈する
13	1	きんでいる	更に含んでいる	4 1	3	e *	被罗尔
13	1 1	機動に	44 Bb	4 1	7	メモリー	<i>≯</i> € 9 5 0 0
14	3	出力到	複数の出力	4 8	下からる	ず、即ち	t2:n.,
14	4	量少限度	公少 职	4 8	*	ऋ ति	9 1 95
1 4	5	記憶され自動的 に	記憶され	4 9	苯	7 c t 7	京 1(200 ノステムの他 のモンコールミプロセ サ
1 4	6	(个文)	た情報における変化	5 0	3	(全文)	るため必要とされ、
1.4	7	を情報に作わせ	に伴う情報を	5 0	4	ユールにプロック	7379
1 4	8	≎ ಞ	自動的にカノッエ記憶 装骨に非込む事	5 0	Fから 3	との間	ria .

(91)

61	2-3	このレンスタが = - トされるこ	
6 1	トから2	₹: #	水 雙
6 3	Fair, 7	9 :}	422
65	4	取ら	ス・ニ
6 9	9	分類で)	登録部の
7 6	9	統定して登込み	の銃出し/再書込み
7 6	9	サイクル	ナイクルに対する。
7 8	4	# . 1 👨	第1度
8 1	下から 8	70 t 3	プロセスの割込み
90	2	PIFM	RIFM
9 3	5	1 0 2	1 0 1
9 3	7	即き	即ち
96	6	用いて	併つて
96	9	されれば	されていれば
96	1 0	ワードもスカッ シェ内で	カッシェ内のワードし ス
102	6	位置に	位置3万至8に
104	3	される。	されているとする。
105	Fからる	バイハス	41 F
108	1 1	1 2 10 %	12550

(92)

THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☑ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)